《存储器和存储系统》PPT课件.ppt

《《存储器和存储系统》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《存储器和存储系统》PPT课件.ppt（61页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、存储器和存储系统存储器和存储系统苗付友Dept.of Computer Sci.&Tech.,USTCDept.of Computer Sci.&Tech.,USTC 第五章第五章1主要内容主要内容n n5.1 5.1 存储器概念和分类存储器概念和分类存储器概念和分类存储器概念和分类 n nRAMRAM的种类的种类的种类的种类 n nROMROM的种类的种类的种类的种类 n n5.2 RAM 5.2 RAM 结构结构结构结构 n n存储体存储体存储体存储体n n外围电路外围电路外围电路外围电路n n地址译码方式地址译码方式地址译码方式地址译码方式 n n5.3 80865.3 8086系统的存

2、储器组织系统的存储器组织系统的存储器组织系统的存储器组织 n n8086CPU8086CPU的存储器接口的存储器接口的存储器接口的存储器接口n n8086CPU8086CPU与存储器系统的连接与存储器系统的连接与存储器系统的连接与存储器系统的连接 2 25-1半导体存储器分类半导体存储器分类 3 31RAM的种类的种类 n n(1)双极型双极型RAMn n(2)MOS型型RAM n n 静态静态静态静态RAMRAMn n 动态动态动态动态RAMRAM4 41)双极型双极型RAMn n存储速度高存储速度高存储速度高存储速度高n n对对于于射射极极耦耦合合逻逻辑辑(ECL)(ECL)电电路路，可可

3、达达到到10ns10ns，对对于于肖特基肖特基(Schottky)TTL(Schottky)TTL逻辑电路，可到达逻辑电路，可到达25ns25ns。n n集成度与集成度与集成度与集成度与MOSMOS相比较低；功耗大，成本高相比较低；功耗大，成本高相比较低；功耗大，成本高相比较低；功耗大，成本高。n n以以以以晶晶晶晶体体体体管管管管的的的的触触触触发发发发器器器器作作作作为为为为基基基基本本本本存存存存储储储储电电电电路路路路，故故故故所所所所用用用用晶体管数目多。晶体管数目多。晶体管数目多。晶体管数目多。n n主要应用于速度要求较高的位片式微型机中主要应用于速度要求较高的位片式微型机中主要应

4、用于速度要求较高的位片式微型机中主要应用于速度要求较高的位片式微型机中。5 52)MOS RAMn n(1)SRAM(静态RAM)n n(2)DRAM(动态动态RAM)6 6(1)SRAM(静态静态RAM)n na a由由6 6管管构构成成的的触触发发器器作作为为基基本本存存储储电电路路，集集成度介于双极型和动态成度介于双极型和动态RAMRAM之间。之间。n nb b无无需需刷刷新新，故故可可省省去去刷刷新新电电路路，功功耗耗比比双双极型低，但比动态极型低，但比动态RAMRAM高。高。n nc c可可以以用用电电池池做做后后备备电电源源，因因而而不不需需刷刷新新逻逻辑辑电电路路(RAM(RAM

5、中中一一个个最最大大的的问问题题就就是是：一一旦旦RAMRAM掉掉电电，其其存存储储的的信信息息便便会会丢丢失失。这这就就要要求求当当交交流流电电源源掉掉电电时时，能能够够自自动动切切换换到到一一个个用用电电池池供供电电的的低低压压后后备备电电源源，以以此此来来保保持持RAMRAM中中的的信信息息)n ndd较高的集成度。较高的集成度。7 7(2)DRAM(动态RAM)n na基基本本存存储储电电路路由由单单管管线线路路组组成成(靠靠电电容存储电荷容存储电荷)；n n b需需要要刷刷新新电电路路，典典型型要要求求是是每每隔隔2毫毫秒刷新一遍秒刷新一遍;n n c较高的集成度，比较高的集成度，比

6、SRAM的集成度高；的集成度高；8 8(3)Non Volatile RAMn n非易失性RAM或掉电自保护RAM，即NVRAM(NonVolatileRAM),这种RAM由SRAM加E2PROM共同构成，正常运行时和SRAM一样，但是它在掉电时和电源有故障的瞬间，将SRAM的信息保存到E2PROM中，从而信息就不会丢失。9 92.只读存储器只读存储器ROMn n掩膜ROMn n可编程的只读存储器PROM(ProgrammableROM)n n可擦除的EPROM(ErasablePROM)n n电可擦除的PROMn n快速擦写存储器FlashMemory10101).掩膜掩膜ROMn n是由生

7、产过程中的一道掩膜工艺决定其中的信息，半导体厂家按照固定的线路制造的，一旦制造好后，其中的信息只能读而不能改变。11112).可编程的只读存储器可编程的只读存储器PROMn n可以在特殊条件下编程的只读存储器。n n制造厂家生产的PROM在出厂时，各个单元都处于相同状态，用户根据需要在专用的设备上写入自己需要的信息，但是只能写一次。它适合小批量生产。n n它比掩膜ROM的集成度低，价格较贵。12123)可擦除的可擦除的EPROMn n可以根据需要重写，同时也可以把写上的内容可以根据需要重写，同时也可以把写上的内容擦去，且能改写多次。擦去，且能改写多次。n n写的速度慢，还需要额外的条件，即在修

8、改时，写的速度慢，还需要额外的条件，即在修改时，要将它从电路上取下来，并用紫外线制作的擦要将它从电路上取下来，并用紫外线制作的擦抹器照射抹器照射2020分钟左右，使存储器复原。分钟左右，使存储器复原。n n即使要改写其中已经写入的一位，也必须把整即使要改写其中已经写入的一位，也必须把整个内容全部擦去。个内容全部擦去。n nEPROMEPROM是目前应用较广泛的一种是目前应用较广泛的一种ROMROM芯片。芯片。13134).电可擦除的电可擦除的PROM n n简 称 为 EEPROM或 E2PROM(ElectricallyErasablePROM)：n n能以字节为单位擦除和改写，且不需要把芯

9、片拔下来插入编程器编程，在用户系统中就可以直接操作。n n随着技术的进步，E2PROM的擦写速度不断加快，可作为非易失性RAM使用。14145)快速擦写存储器快速擦写存储器Flash Memoryn n又称快闪存储器；n n可以整体电擦除；n n是完全非易失性半导体存储器，可代替EEPROM。1515FlashMemoryFlashMemory阅读材料阅读材料n nFlashMemoryFlashMemory介绍介绍FlashMemoryFlashMemory的标准物理结构，称之为基本位（的标准物理结构，称之为基本位（cellcell），其特色为一般），其特色为一般MOSMOS的闸极（的闸极（

10、GateGate）和信）和信道的间隔为氧化层之绝缘（道的间隔为氧化层之绝缘（gateoxidegateoxide），而），而FlashMemoryFlashMemory在控制闸（在控制闸（ControlgateControlgate）与信道间却多）与信道间却多了一层物质，称之为浮闸（了一层物质，称之为浮闸（floatinggatefloatinggate）。拜多了这层浮闸之赐，使得）。拜多了这层浮闸之赐，使得FlashMemoryFlashMemory可以完成三可以完成三种基本操作模式，亦即读（一个种基本操作模式，亦即读（一个bytebyte或或wordword）、写（一个）、写（一个byte

11、byte或或wordword）、抹除（一个或多个内存空）、抹除（一个或多个内存空间），就算在不提供电源给内存的环境下，也能透过此浮闸，来保存资料的完整性。间），就算在不提供电源给内存的环境下，也能透过此浮闸，来保存资料的完整性。由于浮闸的物理特性与结构，使得当浮闸被注入负电子时，此一由于浮闸的物理特性与结构，使得当浮闸被注入负电子时，此一cellcell就由数字就由数字”1”1”被写成被写成”0”0”，相对的，当负电子从浮闸中移走后，此一，相对的，当负电子从浮闸中移走后，此一cellcell就由数字就由数字”0”0”变成变成”1”1”，此过程称之为抹除。目前，此过程称之为抹除。目前产业界有许多

12、将负电子注入浮闸或移除技术的探讨，其中热电子注入法（产业界有许多将负电子注入浮闸或移除技术的探讨，其中热电子注入法（hot-electroninjectionhot-electroninjection），），是当源极（是当源极（sourcesource）接地，控制闸的电压大于汲极（）接地，控制闸的电压大于汲极（DrainDrain）的电压时，浮闸与信道间氧化层的能量）的电压时，浮闸与信道间氧化层的能量带会变得很狭隘，因此在信道中的负电子会被加速自信道上跳到浮闸中，进而完成写的动作。同样带会变得很狭隘，因此在信道中的负电子会被加速自信道上跳到浮闸中，进而完成写的动作。同样的原理可以运用在抹除的功

13、能上，当控制闸接地且的原理可以运用在抹除的功能上，当控制闸接地且sourcesource接至一个高压时，浮闸上的负电子将会自接至一个高压时，浮闸上的负电子将会自浮闸中拉至浮闸中拉至sourcesource，进而完成抹除的动作。，进而完成抹除的动作。FlashMemoryFlashMemory就是透过这种负电子存放或移除于浮闸的就是透过这种负电子存放或移除于浮闸的原理，使得本身具有重复读写的特性。原理，使得本身具有重复读写的特性。FlashFlash的种类：的种类：根据内存晶体管设计架构之不同可分为根据内存晶体管设计架构之不同可分为CellTypeCellType以及以及OperationTyp

14、eOperationType两种，两种，CellTypeCellType又可分为又可分为Self-AlignedGateSelf-AlignedGate（StackGateStackGate）以及）以及SplitgateSplitgate两种，前者以两种，前者以IntelIntel为代表，后者则被为代表，后者则被ToshibaToshiba、SSTSST（硅碟）等厂商所采用；至于（硅碟）等厂商所采用；至于OperationTypeOperationType，依据功能别又可区分为，依据功能别又可区分为CodeFlashCodeFlash（储存程序代码）（储存程序代码）以及以及DataFlashD

15、ataFlash（储存一般资料），（储存一般资料），CodeFlashCodeFlash动作方式有动作方式有NORNOR及及DINORDINOR两种，而两种，而DataFlashDataFlash动作方动作方式则有式则有NANDNAND及及ANDAND两种，其中两种，其中CodeFlashCodeFlash主要以主要以NORNOR型为主，储存系统程序代码及小量资料，多半型为主，储存系统程序代码及小量资料，多半应用于应用于PCPC、通讯行动电话、通讯行动电话、PDAPDA、STBSTB等产品上；而等产品上；而DataFlashDataFlash则是以则是以NANDNAND型为主，用于储存大量型为

16、主，用于储存大量资料，主要应用范围包括资料，主要应用范围包括DSCDSC、MP3MP3等所需要的各式规格的小型记忆卡。等所需要的各式规格的小型记忆卡。n n1 1、FLASHFLASH是某公司起的一个名字，代表的意思是快速读写的意思。而是某公司起的一个名字，代表的意思是快速读写的意思。而EEPROMEEPROM是电可擦定的意思，是电可擦定的意思，FLASHMEMORYFLASHMEMORY也可叫也可叫EEPROMEEPROM，亦可说，亦可说FLASHFLASH属于属于EEPROMEEPROM类的类的ROMROM。2 2、FLASHFLASH不能字节擦除，只能块擦除。不能字节擦除，只能块擦除。3

17、 3、有的、有的FLASHFLASH写的电压不是写的电压不是5V5V是是12V12V或或14VEEPROM14VEEPROM是是5V5V读写读写 n n-多年媳妇熬成婆多年媳妇熬成婆FlashFlash终于撑起半边天终于撑起半边天 16163选择存储器件的考虑因素选择存储器件的考虑因素n n易失性n n只读性n n位容量n n功耗n n速度n n价格n n可靠性17175-2 RAMn n静态RAMn n基本存储电路单元基本存储电路单元(六管静态存储电路六管静态存储电路)n n静态静态RAMRAM的结构的结构n n静态静态RAMRAM芯片实例芯片实例n n动态RAMn n动态动态RAMRAM的

18、存储单元的存储单元(单管动态存储电路单管动态存储电路)n n动态动态RAMRAM实例实例n n几种新型RAM18181.静态静态RAMn n基本存储电路单元(六管静态存储电路)1919SRAM六管基本存储电路六管基本存储电路2020静态静态RAM的结构的结构2121SRAM 外围电路外围电路n n地址译码电路：它能对由地址总线上送来的地址信息进行译码，译码输出去选通(选中)指定的存储单元。n n读写控制：它用以控制对被选中单元的读写操作。2222SRAM 外围电路外围电路n n片选控制片选控制：微型机中的存储器，一般都要使用一片以：微型机中的存储器，一般都要使用一片以上的存储器芯片来构成。不同

19、的存储地址区域，位于上的存储器芯片来构成。不同的存储地址区域，位于不同的芯片中。对于每一个芯片来说，只有当它的片不同的芯片中。对于每一个芯片来说，只有当它的片选信号选信号CSCS端输入信号低电平时，此片所连的地址线才端输入信号低电平时，此片所连的地址线才有效，才能对此片上的存储单元进行读或写操作。有效，才能对此片上的存储单元进行读或写操作。n n集电极开路门或三态输入输出缓冲器集电极开路门或三态输入输出缓冲器：使被选中的芯：使被选中的芯片的输出挂上数据总线，控制数据的输入输出；当片的输出挂上数据总线，控制数据的输入输出；当芯片未被选中时，使芯片的输出脱离数据总线。芯片未被选中时，使芯片的输出脱

20、离数据总线。n n浮动电源控制电路浮动电源控制电路(便于节电便于节电)等等其他辅助电路。其他辅助电路。2323SRAM芯片实例芯片实例24246116n n6116n n2K82K8位位n n有有1111根地址线根地址线(A0A10)(A0A10)，7 7根用于行地址线根用于行地址线输入，输入，4 4根用于列地址线输入，每条列线控根用于列地址线输入，每条列线控制制8 8位。位。25256264掉电保护掉电保护n n62646264芯片还有一个芯片还有一个CS2CS2引脚，通常接引脚，通常接+5v+5v。当。当掉电时，电压下降到小于或等于时，只需向该掉电时，电压下降到小于或等于时，只需向该引脚提

21、供引脚提供2 2微安的电流。在微安的电流。在Vcc=2vVcc=2v时，该时，该RAMRAM芯片便进入数据保护状态。根据这一特点，在芯片便进入数据保护状态。根据这一特点，在电源掉电检测和切换电路的控制下，当检测到电源掉电检测和切换电路的控制下，当检测到电源电压下降到小于芯片的最低工作电压电源电压下降到小于芯片的最低工作电压(CMOS(CMOS电路为，非电路为，非CMOSCMOS电路为电路为4.75v)4.75v)，将，将6264RAM6264RAM切换到镍铬电池或锂电池提供的备用切换到镍铬电池或锂电池提供的备用电源供电，即可实现断电后的长时间数据保护。电源供电，即可实现断电后的长时间数据保护。

22、26262.动态动态RAM2727动态动态RAM的存储单元的存储单元(单管动态存单管动态存储电路储电路)n n2828Intel 2164A2929Intel 2164An n每一片的容量为每一片的容量为64K164K1位，每个地址单元仅一位，每个地址单元仅一位数据，用片位数据，用片Intel2164AIntel2164A就可以构成就可以构成64K64K字节字节的存储器；的存储器；n n地址线分为两部分：地址线分为两部分：行地址线和列地址线行地址线和列地址线。芯。芯片的地址引线只需片的地址引线只需8 8条，内部设有地址锁存器，条，内部设有地址锁存器，利用多路开关，由行地址线通信，将地址送到利用

23、多路开关，由行地址线通信，将地址送到列地址锁存器。列地址锁存器。n n这这8 8条地址线也用于条地址线也用于刷新刷新(刷新时地址计数，实刷新时地址计数，实现一行一行的刷新现一行一行的刷新)。3030地址译码地址译码n n单译码结构单译码结构n nn n根地址线为一组，生成根地址线为一组，生成2 2n n片选信号片选信号n n每个片选信号选择一个存储单元。每个片选信号选择一个存储单元。3131双译码（复合译码）结构双译码（复合译码）结构n n双译码（复合译码）结构双译码（复合译码）结构n nn n根地址线为两组，根地址线为两组，X X方向方向n1n1根，根，Y Y方向方向n2n2根根n n（n1

24、+n2=n)n1+n2=n)，分别生成，分别生成2 2n1n1和和2 2n2n2个片选信号。个片选信号。n nX X和和Y Y方向同时被选中的存储单元才被选中。方向同时被选中的存储单元才被选中。323233334.8086与存储器的连接34341).CPU与存储器连接时应注意的问题与存储器连接时应注意的问题n nCPU总线的带负载能力总线的带负载能力n n存储器的组织、地址分配与片选问题存储器的组织、地址分配与片选问题n nCPU的时序与存储器的存取速度之间的的时序与存储器的存取速度之间的配合配合35352).存储器片选信号的产生方式和译码电路存储器片选信号的产生方式和译码电路3636(1)片

25、选信号的产生方式片选信号的产生方式n n线选方式线选方式(线选法线选法)n n 用某根高位地址直接作为片选信号线。线选择用某根高位地址直接作为片选信号线。线选择方式的优点是无需附加的译码电路，接线很简单。方式的优点是无需附加的译码电路，接线很简单。n n但是每个存储器芯片占据若干个存储区域地址，但是每个存储器芯片占据若干个存储区域地址，也就是说芯片上的每个单元的地址号不是惟一的，也就是说芯片上的每个单元的地址号不是惟一的，而是有若干个地址，这是由于其它未用高位地址而是有若干个地址，这是由于其它未用高位地址可以为任意值可以为任意值(即取即取0 0或取或取1)1)。3737(1)片选信号的产生方式

26、片选信号的产生方式n n局部译码选择方式局部译码选择方式(部分译码法部分译码法)n n又称又称部分译码部分译码部分译码部分译码方式，方式，只用部分高位地址线进行译只用部分高位地址线进行译码，来提供存储器的片选信号。而另一些些高位码，来提供存储器的片选信号。而另一些些高位地址不参加译码，地址不参加译码，在某些小型微机应用系统中，在某些小型微机应用系统中，所需的存储器容量不大，所配置的存储区域只占所需的存储器容量不大，所配置的存储区域只占CPUCPU直接寻址区域的一部分，为了简化译码电路，直接寻址区域的一部分，为了简化译码电路，可以来用局部译码产生片选信号。局部译码选择可以来用局部译码产生片选信号

27、。局部译码选择方式的可寻址区域比线选方式范围大，而且可以方式的可寻址区域比线选方式范围大，而且可以节省译码器，但是还存在地址重叠现象。节省译码器，但是还存在地址重叠现象。3838(1)片选信号的产生方式片选信号的产生方式n n全局译码选择方式全局译码选择方式全局译码选择方式全局译码选择方式(全译码法全译码法全译码法全译码法)n n指指全部高位地址线全部高位地址线全部高位地址线全部高位地址线都参加译码，采用这种译码选择都参加译码，采用这种译码选择方式时，存储器每一个芯片只对应一块存储区域，方式时，存储器每一个芯片只对应一块存储区域，即每一个存储器芯片上的单元只有惟一的地址号。即每一个存储器芯片上

28、的单元只有惟一的地址号。n n采用全译码选择存储时，地址号不会重叠，所以不采用全译码选择存储时，地址号不会重叠，所以不会浪费存储空间，各芯片之间地址是连续的，可以会浪费存储空间，各芯片之间地址是连续的，可以方便的扩充存储器，特别是当作为片选的译码器输方便的扩充存储器，特别是当作为片选的译码器输出端未用满时。当扩充存储器时，不必再另加译码出端未用满时。当扩充存储器时，不必再另加译码电路，可以直接用这些剩余的译码输出作为片选信电路，可以直接用这些剩余的译码输出作为片选信号，为扩充存储器带来方使。号，为扩充存储器带来方使。3939(2)存储地址译码电路存储地址译码电路n n 存储器的译码电路可以用小

29、规模集成的门电路存储器的译码电路可以用小规模集成的门电路组合而成。组合而成。n n但当需要多个片选信号时，更多的是采用专用但当需要多个片选信号时，更多的是采用专用于译码的中规模集成电路，如于译码的中规模集成电路，如74Lsl3874Lsl38三三八译八译码器，码器，74LSl5474LSl54四四十六译码器等。十六译码器等。n n为解决软件的保密性和提高使用的灵活性，目为解决软件的保密性和提高使用的灵活性，目前也采用前也采用ROMROM、PALPAL、PLAPLA、GALGAL作为可编程译作为可编程译码器。码器。404074LS1384141采用采用Intel2114 1K4位的芯位的芯片，构

30、成一个片，构成一个4KB RAM系统系统n nIntel21144242n n(1)计算出所需的芯片数n n由于每一片为由于每一片为1024x41024x4位，故对于系统来说位，故对于系统来说4KBRAM4KBRAM需要八片需要八片Intel2114Intel2114n n4343n n(2)(2)构成数据总线所需的位数和系统所需的容构成数据总线所需的位数和系统所需的容量量n nIntel2114Intel2114共有共有1010条地址线和条地址线和4 4条数据线，为了条数据线，为了满足微处理器的数据总线为八位的要求，需要满足微处理器的数据总线为八位的要求，需要每两块芯片的数据端并联以构成八位

31、数据线每两块芯片的数据端并联以构成八位数据线;n n整个存储区分为四页，整个存储区分为四页，0000H03FFH0000H03FFH为第一为第一页，页，0400H07FFH0400H07FFH则为第二页，则为第二页，0800H0800H一一0BFFH0BFFH为第三页，为第三页，0CFFH0FFFH0CFFH0FFFH为第四页，为第四页，n n因此因此CPUCPU的的A0A9A0A9直接与存储器的直接与存储器的A0A9A0A9相连，相连，其他的地址选择线采取别的方式与存储器的片其他的地址选择线采取别的方式与存储器的片选选CSCS相连。相连。4444n n(3)(3)控制线，数据线，地址线的连接

32、控制线，数据线，地址线的连接n n因为因为CPUCPU的地址和数据总线与存储器及各种外部设的地址和数据总线与存储器及各种外部设备相连，只有在备相连，只有在CPUCPU发出的发出的M/IOM/IO信号为高电平时，才信号为高电平时，才能与存储器交换信息。所以要求能与存储器交换信息。所以要求M/IOM/IO与地址信号一起与地址信号一起组成片选信号控制存储器的工作。组成片选信号控制存储器的工作。n n通常存储器只有一个读写控制端，当它的输入信通常存储器只有一个读写控制端，当它的输入信号为低电平时，则存储器实现写操作；当它为高电平号为低电平时，则存储器实现写操作；当它为高电平时，则实现读操作。那么就可以

33、用时，则实现读操作。那么就可以用CPUCPU的的WRWR信号作为信号作为存储器的存储器的WRWR的控制信号。的控制信号。CPUCPU的数据线的数据线D0D7D0D7分别与分别与两个存储器的两个存储器的D0D3D0D3对应相连，而对应相连，而Intel2114Intel2114的片间的片间数据线实行并联。数据线实行并联。45451).线选方式线选方式n n在系统RAM为4K的情况下，为了区分不同的四组，可以用A10一A15中的任何一位来控制某一组的片选端，例如用A10来进行控制控制第一组的片选端，用A11来进行控制控制第二组的片选端，用A12来控制第三组的片选端，用A13来控制第四组的片选端，如

34、图所示。46464747n nA0-A9A0-A9作为片内寻址，作为片内寻址，A15A15、A14A14取取0000，则其地址分，则其地址分布如下表，若布如下表，若A15A15、A14A14取其他值，则其地址分布在其取其他值，则其地址分布在其他的位置，地址重叠。他的位置，地址重叠。4848n n 采用线选控制方式时，不光出现了采用线选控制方式时，不光出现了地址重叠地址重叠的的问题，而且如果用不同地址线作为片选控制，问题，而且如果用不同地址线作为片选控制，那么它们的那么它们的地址分配地址分配的情况也是不同的，并且的情况也是不同的，并且多组芯片多组芯片地址不连续地址不连续。n n总之，线选方式节省

35、了译码电路，但是必须要总之，线选方式节省了译码电路，但是必须要注意它们的地址分布情况，以及各自的地址重注意它们的地址分布情况，以及各自的地址重叠区。所以，在连接地址线的时候，必须考虑叠区。所以，在连接地址线的时候，必须考虑存储器的地址分布。存储器的地址分布。49492).局部译码选择方式局部译码选择方式5050n n其中，其中，A0-A9A0-A9作为片内寻址，而作为片内寻址，而A10-A11A10-A11经过经过译码作为组选择（其它高位地址线为译码作为组选择（其它高位地址线为0 0），则），则其地址分布为其地址分布为:n n第一组：第一组：0000H0000H一一03FFH03FFHn n第

36、二组：第二组：0400H07FFH0400H07FFHn n第三组：第三组：0800H0BFFH0800H0BFFHn n第四组：第四组：0C00H0FFFH0C00H0FFFHn n显然，也可以用显然，也可以用A10A19A10A19中的任意两条线组成译码中的任意两条线组成译码器，作为组控制线。例如用器，作为组控制线。例如用A14A14，A15A15代替代替A10A10和和A11A11，则它们的地址分布就变为，则它们的地址分布就变为。n n这种用高位地址中的几位经过译码作为片选控制，这种用高位地址中的几位经过译码作为片选控制，称为称为局部译码选择局部译码选择方式。方式。5151全局译码选择方

37、式全局译码选择方式n n所谓全局译码选择方式是指微处理器所有的地址线全部参与存储器的地址选择，如图所示。52525353n n用用A10-A15A10-A15经过译码后来控制片选端。经过译码后来控制片选端。A10-A15A10-A15经过经过6-6-6464译码器产生译码器产生6464条选择线以控制条选择线以控制6464个不同的组，每组个不同的组，每组为为1K1K。现在。现在RAMRAM为为4K4K，故只需用，故只需用4 4条选择线。如果用条选择线。如果用地址最低的地址最低的4 4条，即用条，即用000000000000、000001000001、000010000010和和000011000

38、011则此则此4 4组存储器的地址分配为：组存储器的地址分配为：5454n n 对于全局译码选择电路来说，译码电路对于全局译码选择电路来说，译码电路较为复杂，但是每一组的地址是确定的，较为复杂，但是每一组的地址是确定的，而且也是惟一的。本题中，所需的而且也是惟一的。本题中，所需的4根选根选择线可以从择线可以从64根译码输出线中任意选出根译码输出线中任意选出两根，但是，只要选定以后，地址也就两根，但是，只要选定以后，地址也就惟一地确定下来了。惟一地确定下来了。5555n n例:设计一RAM扩展电路，容量为32K字，地址从10000H开始。芯片采用62256。5656n n解：n na、计算所需要的芯片个数32K32K16=64K816=64K864K8/(32K8)=2(64K8/(32K8)=2(片片)5757n nb、确定CS电路5858n nc、偶片、奇片CS的产生5959n nd、电路6060ne、总结8086CPU8086CPUEPROMEPROMDBDB7070D D7070(偶片偶片)DBDB158158D D7070(奇片奇片)/RD/RD/OE/OE/WR/WR/WR/WRA An1n1 A An-1.0n-1.0A A19n+119n+1+M/IO#+M/IO#/CSA0/BHE偶片/CS奇片/CS6161