第8章单片机小系统及片外扩展课件.ppt

《第8章单片机小系统及片外扩展课件.ppt》由会员分享，可在线阅读，更多相关《第8章单片机小系统及片外扩展课件.ppt（26页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、第8章单片机小系统及片外扩展第1页，此课件共26页哦8.2 并行扩展三总线的产生通常情况下，微机的CPU外部都有单独的并行地址总线、数据总线和控制总线，而89C51单片机由于受引脚的限制，数据线和地址线是复用的，而且由口线兼用。为了将它们分离出来，以便同单片机片外的芯片正确地连接，需要在单片机外部增加地址锁存器，从而构成与一般CPU相类似的片外三总线，如图825所示。采用74HC373作锁存器的地址总线扩展电路如图826所示。第2页，此课件共26页哦图825 89C51扩展的并行三总线图826 89C51地址总线扩展电路第3页，此课件共26页哦由89C51 P0口送出的低8位有效地址信号是在A

2、LE(地址锁存允许)信号变高的同时出现的，并在ALE由高变低时，将出现在P0口的地址信号锁存到外部地址锁存器74HC373中，直到下一次ALE变高时，地址才发生变化。第4页，此课件共26页哦8.2.1 片外三总线结构所谓总线，就是连接系统中各扩展部件的一组公共信号线。按照功能，通常把系统总线分为3组，即地址总线、数据总线和控制总线。89C51单片机的片外引脚可构成如图825所示的并行三总线结构，所有的外围芯片都将通过这三种总线进行扩展。第5页，此课件共26页哦1.地址总线地址总线(Address Bus,AB)用于传送单片机送出的地址信号，以便进行存储单元和端口的选择。地址总线是单向的，只能由

3、单片机向外发送信息。地址总线的数目决定了可直接访问的存储单元的数目。例如，n位地址可以产生2个连续地址编码，因此，可访问2个存储单元，即通常所说的寻址范围为2个地址单元。89C51单片机存储器扩展最多可达64 KB，即2个地址单元，因此，最多需16位地址。第6页，此课件共26页哦2.数据总线数据总线(Data Bus,DB)用于单片机与存储器之间或单片机与端口之间传送数据。数据总线的位数与单片机处理数据的字长一致。例如，89C51单片机是8位字长，所以，数据总线的位数也是8位。数据总线是双向的，可以进行两个方向的数据传送。第7页，此课件共26页哦3.控制总线控制总线(Control Bus，C

4、B)是单片机发出的以控制片外ROM、RAM和口读写操作的一组控制线。第8页，此课件共26页哦8.2.2 系统扩展的实现1.1.以以P0P0口作地址数据总线口作地址数据总线此处的地址总线是指系统的低8位地址线。因为P0口线既用作地址线，又用作数据线(分时使用)，因此，需要加一个8位锁存器。在实际应用时，先把低8位地址送锁存器暂存，然后再由地址锁存器给系统提供低8位地址，而把P0口线作为数据线使用。实际上，单片机P0口的电路设计已考虑了这种应用需要，P0口线电路中的多路转接电路MUX以及地址数据控制即是为此目的而设计的。第9页，此课件共26页哦2.2.以以P2P2口的口线作高位地址线口的口线作高位

5、地址线如果使用P2口的全部8位口线，再加上P0口提供的低8位地址，便可形成完整的16位地址总线，使单片机系统的寻址范围达到64 KB。但实际应用系统中，高位地址线并不固定为8位，需要用几位就从P2口中引出几条口线。第10页，此课件共26页哦 除了地址线和数据线之外，在扩展系统中还需要一些控制信号线，以构成扩展系统的控制总线。这些信号有的是单片机引脚的第一功能信号，有的则是第二功能信号。其中包括：使用ALE作为地址锁存的选通信号，以实现低8位地址的锁存；以信号作为扩展程序存储器的读选通信号；以信号作为内、外程序存储器的选择信号；以和作为扩展数据存储器和端口的读/写选通信号。执行MOVX指令时，这

6、两个信号分别自动有效。第11页，此课件共26页哦可以看出，尽管89C51单片机号称有4个口，共32条口线，但由于系统扩展的需要，真正能作为数据使用的，就只剩下P1口和P3口的部分口线了。特别需要强调的是，程序存储器不应再采用外扩的方案。因为89系列单片机内有432 KB的不同型号产品可供选择。如果课题需要功能更强的MCU，则可选择ADC8、C8051F和MAX7651等SOC芯片。关于程序存储器的扩展，本教程不作介绍。第12页，此课件共26页哦8.3 扩展数据存储器由于89C51单片机片内RAM仅有128字节，当系统需要较大容量RAM时，就需要片外扩展数据存储器RAM，最大可扩展64 KB。由

7、于单片机是面向控制的，实际需要扩展容量不大，因此，一般采用静态RAM较方便，如6116(2K8位)，6264(8K8位)。如有特殊需要，可采用62256(32K8位)，628128(128K8位)等。与动态RAM相比，静态RAM无须考虑保持数据而设置的刷新电路，故扩展电路较简单；但由于静态RAM是通过有源电路来保持存储器中的数据，因此要消耗较多的功率，价格也较高。第13页，此课件共26页哦扩展数据存储器空间地址，由P2口提供高8位地址，P0口分时提供低8位地址和用作8位双向数据总线。片外数据存储器RAM的读/写由89C51的 （.7）和(P3.6)信号控制。第14页，此课件共26页哦8.3.1

8、 常用的数据存储器芯片数据存储器用于存储现场采集的原始数据、运算结果等，所以，外部数据存储器应能随机读写，通常由半导体静态随机存取存储器RAM组成。EPROM芯片也可用作外部数据存储器，且掉电后信息不丢失。第15页，此课件共26页哦1.1.静态静态RAM(SRAM)RAM(SRAM)芯片芯片目前常用的静态RAM电路有6116、6264、62256、628128等。它们的引脚排列如图827所示。注：6264的26脚为高电平有效的片选端。图827 常用静态RAM芯片引脚图第16页，此课件共26页哦其引脚功能如下：A0Ai 地址输入线，i=10(6116),12(6264),14(62256)。D0

9、D7 双向三态数据线；片选信号输入线，低电平有效，当6264的26脚(CS)为高电平，且为低电平时。才选中该片；读选通信号输入线，低电平有效；写允许信号输入线，低电平有效；工作电源，电压为；GND 线路地。这3种RAM电路的主要技术特性见表85。第17页，此课件共26页哦第18页，此课件共26页哦静态RAM存储器有读出、写入和维持3种工作方式，这些工作方式的操作控制如表86所列。第19页，此课件共26页哦8.3.2 访问片外RAM的操作时序这里包括从RAM中读和写两种操作时序，但基本过程是相同的。这时所用的控制信号有ALE和(读)或(写)。P0口和P2口仍然要用，在取指阶段用来传送ROM地址和

10、指令，而在执行阶段传送片外RAM地址和读写的数据。第20页，此课件共26页哦1.读片外RAM操作时序89C51单片机若外扩一片RAM，则应将其 引脚与RAM芯片的引脚连接，引脚与芯片引脚连接。ALE信号的作用即锁存低8位地址，以便读片外RAM中的数据。读片外RAM周期时序如图828(a)所示。第21页，此课件共26页哦图828 89C51访问片外RAM操作时序图第22页，此课件共26页哦在第一个机器周期的S1状态，ALE信号由低变高，读RAM周期开始。在S2状态，CPU把低8位地址送到P0口总线上，把高8位地址送上P2口(在执行“MOVX A，DPTR”指令阶段时才送高8位；若是“MOVX A

11、，Ri”指令，则不送高8位)。ALE的下降沿用来把低8位地址信息锁存到外部锁存器74HC373内，而高8位地址信息一直锁存在P2口锁存器中。在S3状态，P0口总线变成高阻悬浮状态。在S4状态，信号变为有效(是在执行“MOVX A，DPTR”后使信号有效)，信号使得被寻址的片外RAM略过片刻后把数据送上P0口总线，当回到高电平后，P0总线变为悬浮状态。至此，读片外RAM周期结束。第23页，此课件共26页哦2.写片外RAM操作时序向片外RAM写(存)数据，是89C51执行“MOVX DPTR，A”指令后产生的动作。这条指令执行后，在 89C51的引脚上产生信号的有效电平，此信号使RAM的端被选通。

12、写片外RAM的时序如图828(b)所示。开始的过程与读过程类似，但写的过程是CPU主动把数据送上P0口总线，故在时序上，CPU先向P0总线上送完低8位地址后，在S3状态就将数据送到P0总线。此间，P0总线上不会出现高阻悬浮现象。在S4状态，写控制信号有效，选通片外RAM，稍过片刻，P0上的数据就写到RAM内了。第24页，此课件共26页哦8.3.3 89C51扩展2 KB RAM图829所示电路为89C51地址线直接外扩2 KB静态RAM 6116的连线图。8282(同74HC373)锁存低8位地址；89C51的（.）和（.）分别与6116写允许端和读允许端连接，以实现写读控制；因为系统必须使用片内ROM从0000H开始的空间，所以，接高电平；6116的片选控制端接地为常选通，地址为0000H07FFH。对于有片内Flash ROM的89C51扩展一片RAM，便可组成一个简单的系统。第25页，此课件共26页哦图829 89C51扩展2 KB RAM第26页，此课件共26页哦