第17讲存储器PPT讲稿.ppt

《第17讲存储器PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第17讲存储器PPT讲稿.ppt（50页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、第第17讲讲 存储器存储器第1页，共50页，编辑于2022年，星期日第第8章章 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件 8.1 只读存储器只读存储器(ROM)8.2 随机存取存储器随机存取存储器(RAM)8.3 可编程逻辑器件简介可编程逻辑器件简介第2页，共50页，编辑于2022年，星期日概述概述半导体存储器的分类半导体存储器的分类 根根据据信信息息存存取取方方式式的的不不同同，半半导导体体存存储储器器可可以以分分为为随随机机存存取取存存储储器器RAM(Random Access Memory)、顺顺序序存存取取存存储储器器SAM(Sequential Access Memo

2、ry)和和只只读读存存储储器器ROM(Read-Only Memory)三三大大类类。随随机机存存取取存存储储器器RAM能能够够随随机机读读写写，可可以以随随时时读读出出任任何何一一个个RAM单单元元存存储储的的信信息息或或向向任任何何一一个个RAM单单元元写写入入(存存储储)新新的的信信息息。顺顺序序存存取取存存储储器器SAM只只能能够够按按照照顺顺序序写写入入或或读读出出信信息息。随随机机存存取取存存储储器器RAM和和顺顺序序存存取取存存储储器器SAM统统称称为为读读写写存存储储器器，其其基基本本特特点点是是能能读读能能写写，但但断断电电后后会会丢丢失失信信息息。只只读读存存储储器器ROM

3、在在正正常常工工作作时时，只只能能读读出出信信息息而而不不能写入信息，且断电后信息不会丢失。能写入信息，且断电后信息不会丢失。第3页，共50页，编辑于2022年，星期日 RAM、SAM和和ROM的的不不同同特特点点，使使得得它它们们有有了了不不同同的的应应用用领领域域。RAM常常用用于于需需要要经经常常随随机机修修改改存存储储单单元元内内容容的的场场合合，例例如如在在计计算算机机中中用用作作数数据据存存储储器器；SAM常常用用于于需需要要顺顺序序读读写写存存储储内内容容的的场场合合，例例如如在在CPU中中用用作作堆堆栈栈(Stack)，以以保保存存程程序序断断点点和和寄寄存存器器内内容容；RO

4、M则则用用于于工工作作时时不不需需要要修修改改存存储储内内容容、断断电电后后不不能能丢丢失失信信息息的的场场合合，例例如如在在计计算算机机中中用用作程序存储器和常数表存储器。作程序存储器和常数表存储器。第4页，共50页，编辑于2022年，星期日 半半导导体体存存储储器器的的详详细细分分类类如如图图8.0所所示示。其其中中，固固定定ROM的的内内容容完完全全由由生生产产厂厂家家决决定定，用用户户无无法法通通过过编编程程更更改改其其内内容容；PROM为为用用户户可可一一次次性性编编程程的的可可编编程程只只读读存存储储器器(Programmable ROM)；EPROM为为用用户户可可多多次次编编程

5、程的的可可(紫紫外外线线)擦擦除除可可编编程程只只读读 存存 储储 器器(Erasable PROM)，也也 经经 常常 缩缩 写写 为为UVPROM(Ultraviolet Erasable PROM)；E2PROM为为用用户户可可多多次次编编程程的的可可电电擦擦除除的的可可编编程程只只读读存存储储器器(Electrically Erasable PROM)；Flash Memory为为兼兼有有EPROM和和E2PROM优优点点的的闪闪速速存存储储器器(简简称称闪闪存存)，电电擦擦除除，可可编编程程，速速度度快快，编编程程速速度度比比EPROM快快1个个数数量量级级，比比E2PROM快快3个

6、数量级，个数量级，是近是近20年来年来ROM家族中的新品；家族中的新品；第5页，共50页，编辑于2022年，星期日FIFO 为为先先入入先先出出存存储储器器(First-In First-Out Memory)，它它按按照照写写入入的的顺顺序序读读出出信信息息；FILO为为先先入入后后出出存存储储器器(First-In Last-Out Memory)，它它按按照照写写入入的的逆逆序序读读出出信信息息；SRAM为为静静态态随随机机存存取取存存储储器器(Static RAM)，以以双双稳稳态态触触发发器器存存储储信信息息；DRAM为为动动态态随随机机存存取取存存储储器器(Dynamic RAM)

7、，以以MOS管管栅栅、源源极极间间寄寄生生电电容容存存储储信信息息，因因电电容容器器存存在在放放电电现现象象，DRAM必必须须每每隔隔一一定定时时间间(1 ms2 ms)重重新新写写入入存存储储的的信信息息，这这个个过过程程称称为为刷刷新新(Refresh)。双极型电路无双极型电路无DRAM。第6页，共50页，编辑于2022年，星期日图图 8.0 半导体存储器的分类半导体存储器的分类固定固定ROM(不可编程不可编程)PROM(可一次性编程可一次性编程)只读存储器只读存储器ROMEPROM(可紫外线擦除可紫外线擦除,可多次编程可多次编程)半导体存储器半导体存储器顺序存取存储器顺序存取存储器SAM

8、随机存取存储器随机存取存储器RAME2PROM(可电擦除可电擦除,可多次编程可多次编程)Flash Memory(可电擦除可电擦除,可多次编程可多次编程)FILO(先入后出先入后出)FIFO(先入先出先入先出)SRAM(静态存储静态存储)DRAM(动态存储动态存储)第7页，共50页，编辑于2022年，星期日8.1 只读存储器只读存储器(ROM)只只读读存存储储器器(ROM)是是一一种种存存放放固固定定不不变变的的二二进进制制数数码码的的存存储储器器，在在正正常常工工作作时时，可可重重复复读读取取所所存存储储的的信信息息代代码码，而而不不能能改写存储的信息代码。改写存储的信息代码。8.1.1 只

9、读存储器只读存储器(ROM)框图框图 它它由由地地址址译译码码器器、存存储储矩矩阵阵、输输出出缓缓冲冲器器以以及及芯芯片片选选择择逻逻辑等组成。如图辑等组成。如图8.1.1所示。所示。第8页，共50页，编辑于2022年，星期日图图8.1.1 ROM的结构的结构 地地 址址译码器译码器存储存储矩阵矩阵NM输出输出缓冲缓冲器器地地址址线线12n12N12M12M字线字线数数据据线线位位线线芯片芯片选择选择片片选选线线第9页，共50页，编辑于2022年，星期日 图图中中地地址址线线经经地地址址译译码码器器译译码码输输出出可可指指定定存存储储矩矩阵阵(NM)中中N个个可可能能地地址址中中的的一一个个。

10、而而每每个个地地址址(字字)中中又又包包含含有有M位位，被地址线选中的被地址线选中的M位数据由输出缓冲器输出。位数据由输出缓冲器输出。n个地址输入线可得到个地址输入线可得到N(=2n)个可能的地址。个可能的地址。存存储储矩矩阵阵(NM)的的大大小小反反映映了了存存储储的的信信息息量量。其其中中N反反映映了了位位线线数数，所所以以对对于于存存储储器器的的存存储储容容量量是是指指存存储储器器中中总的存储单元总的存储单元(一位二进制数一位二进制数)的数量。的数量。第10页，共50页，编辑于2022年，星期日 8.1.2 掩膜掩膜ROM 掩掩膜膜ROM是是通通过过掩掩膜膜工工艺艺制制造造出出的的一一种

11、种固固定定ROM，用用户户无无法法改改变变内内部部所所存存储储的的信信息息，它它具具有有性性能能可可靠靠，大大批批量量生生产产时时成成本本低低等等优优点点。由由于于在在制制造造时时需需要要开开膜膜，且且费费用用可可观观，故故只只有有在在产产品品相相当当成成熟熟且批量很大或长期生产时才考虑使用。且批量很大或长期生产时才考虑使用。8.1.3 熔丝式熔丝式ROM(PROM)熔熔丝丝式式ROM是是由由用用户户用用专专用用的的写写入入器器将将信信息息写写入入。如如要要将将某某位位写写入入信信息息为为0，则则将将该该位位的的熔熔丝丝烧烧断断。如如要要将将某某位位写写入入信信息息为为1，则则将将该该位位的的

12、熔熔丝丝保保留留(不不烧烧断断)。由由于于熔熔丝丝烧烧断断后后不不可可恢恢复复，故故只只能能写写入入一一次次。它它在在制造时无需开膜，适合小批量生产时选用。制造时无需开膜，适合小批量生产时选用。第11页，共50页，编辑于2022年，星期日 8.1.4 电可编程电可编程ROM(EPROM)电电可可编编程程ROM是是由由用用户户用用专专用用的的写写入入器器将将信信息息写写入入器器件件的的。与与PROM不不同同的的是是，如如果果要要更更改改内内部部存存储储信信息息，只只需需将将此此器器件件置置于于紫紫外外线线下下(对对于于EPROM)或或用用电电擦擦除除(对对于于EEPROM)，之之后后，用用户户又

13、又可可将将新新的的信信息息写写入入该该器器件件。这这种种器器件件使使用用较较方方便便，但但成成本本略略高高，适适合合小小批批量量生生产产时时选选用用。下下面简要介绍面简要介绍EPROM。第12页，共50页，编辑于2022年，星期日 1.EPROM的工作原理的工作原理 图图8.1.2为为EPROM内内部部某某位位存存储储单单元元的的结结构构图图。它它有有一一个个浮浮置置栅栅浮浮置置在在绝绝缘缘的的SiO2层层中中，与与四四周周绝绝缘缘，当当浮浮置置栅栅上上无无电电荷荷时时，在在控控制制栅栅上上加加一一较较低低开开启启电电压压，在在漏漏源源之之间间就就能能形形成成一一反反型型沟沟道道，使使管管子子

14、导导通通，这这时时对对应应的的信信息息为为1。当当浮浮置置栅栅上上有有一一定定量量的的电电荷荷时时，在在控控制制栅栅上上即即使使加加一一开开启启电电压压，在在漏漏源源之之间间也也无无法法形形成成一一导导电电沟沟道道，故故这这时时的的管管子子不不导导通通，对对应应的的信信息息为为0。由由此此可可看看出出，浮浮置置栅栅上上电电荷的有无反映了信息的荷的有无反映了信息的0或或1。第13页，共50页，编辑于2022年，星期日图图8.1.2 EPROM内部某位存储单元结构内部某位存储单元结构第14页，共50页，编辑于2022年，星期日 当当EPROM置置于于强强紫紫外外光光下下曝曝光光时时，产产生生的的光

15、光电电流流使使所所有有浮浮置置栅栅上上的的电电荷荷返返回回到到衬衬底底，电电荷荷被被清清除除，即即所所有有的的信信息息皆皆变变为为1(这这一一过过程程大大约约为为15min)。之之后后，又又可可将将新新信信息息写写入入。在在写写入入信信息息时时，若若要要使使某某位位信信息息为为0即即对对应应该该位位的的存存储储单单元元内内浮浮置置栅栅需需注注入电荷，可将该位对应的漏源极间加一定大小的高电压，入电荷，可将该位对应的漏源极间加一定大小的高电压，第15页，共50页，编辑于2022年，星期日 使使之之产产生生雪雪崩崩击击穿穿，产产生生的的热热电电子子穿穿过过薄薄氧氧化化层层，与与此此同同时时在在栅栅极

16、极上上加加一一定定大大小小的的电电压压，在在栅栅极极电电场场的的作作用用下下，热热电电子子被被注注入入至至浮浮置置栅栅上上，使使浮浮置置栅栅带带电电，也也就就完完成成了了写写入入信信息息0的的操操作作。要要使使某某位位信信息息为为1，由由于于原原先先EPROM内内部部所所有有存存储储单单元元对对应应的的信信息息皆皆为为1，故故对对该该位位无需操作。无需操作。第16页，共50页，编辑于2022年，星期日 2.EPROM的使用的使用 目目前前EPROM的的规规格格较较多多，常常用用的的有有2716(2K8位位)，2732(4K8位位)，2764(8K8位位)以以及及27128(16K8位位)等等等

17、等，它它们们的的工工作作电电压压皆皆为为+5V,但但它它们们的的编编程程电电压压不不一一定定相相同同(需需查查阅阅有有关关资资料料)，芯芯片片表表面面的的透透明明石石英英玻玻璃璃窗窗专专供供芯芯片片作作擦擦除除操操作作时时紫紫外外线线照照射射用用。由由于于自自然然光光中中(特特别别是是在在太太阳阳光光直直射射下下)含含有有一一定定量量的的紫紫外外线线，在在一一定定时时间间的的作作用用下下(少少则则几几小时多则几天小时多则几天)，可能会使芯片上部分或全部信息被擦除，可能会使芯片上部分或全部信息被擦除，第17页，共50页，编辑于2022年，星期日 所所以以在在信信息息写写入入后后，应应用用不不透透

18、光光纸纸将将石石英英玻玻璃璃窗窗覆覆盖盖，以以免免信信息息丢丢失失。另另外外需需注注意意，EPROM反反复复擦擦写写的的次次数数是是有有限限的的(一般器件保证十几次的正确使用一般器件保证十几次的正确使用)。3.EEPROM(E2PROM)近近年年来来研研制制出出一一种种称称为为EEPROM器器件件，它它具具有有在在线线电电改改写写，每每个个存存储储单单元元可可改改写写上上万万次次，在在各各个个领领域域被被广广泛泛应应用用，尤尤其适用于现场停电后数据仍需保持的场合。其适用于现场停电后数据仍需保持的场合。第18页，共50页，编辑于2022年，星期日 8.1.5 用用ROM电路实现组合逻辑函数电路实

19、现组合逻辑函数 参参照照组组合合逻逻辑辑函函数数框框图图及及ROM电电路路框框图图，ROM电电路路的的n根根地地址址线线可可看看作作组组合合逻逻辑辑函函数数的的n个个输输入入变变量量，而而M根根位位线线可可看看作作组组合合逻逻辑辑函函数数的的M个个输输出出变变量量，由由于于任任一一组组合合逻逻辑辑函函数数均均可可用用最最小小项项与与或或式式表表示示，而而ROM中中的的地地址址译译码码器器则则形形成成了了n个个输输入入变变量量的的所所有有最最小小项项，即即实实现现了了逻逻辑辑变变量量的的“与与运运算算”，ROM中中的的存存储储矩矩阵阵则则实实现现了了最最小小项项的的“或或运运算算”。所所以以只只

20、要要将将该该函函数数最最小小项项表表达达式式中中最最小小项项值值(1、0)写写入入ROM中中的的存存储储矩矩阵阵，便便实实现现了了该该组组合合逻逻辑辑函函数数。于于是是，我我们们可可用用ROM电电路路实实现现代代码转换、函数运算、字符发生等函数。码转换、函数运算、字符发生等函数。第19页，共50页，编辑于2022年，星期日 8.1.6 可编程逻辑阵列可编程逻辑阵列(PLA)及其应用及其应用 1.PLA的结构的结构 可可编编程程只只读读存存储储器器(PROM)实实际际上上由由“与与阵阵列列”和和“或或阵阵列列”构构成成，而而其其中中“与与阵阵列列”是是固固定定的的，“或或阵阵列列”是是可可编编程

21、程的的。如如果果“与与阵阵列列”也也可可由由用用户户自自己己按按需需要要编编程程，那那么么，这这种种“与与阵阵列列”和和“或或阵阵列列”均均可可编编程程的的电电路路称称为为可可编编程程逻逻辑辑阵阵列列，简简称称PLA。如如果果用用这这种种器器件件实实现现逻逻辑辑函函数数，可可用用逻逻辑辑函函数数的的最最简简“与或与或”表达式来对表达式来对PLA编程。编程。第20页，共50页，编辑于2022年，星期日 由由此此可可知知，PLA在在实实现现逻逻辑辑函函数数方方面面，芯芯片片面面积积大大大大小小于于要要实实现现相相同同逻逻辑辑函函数数所所用用ROM的的芯芯片片面面积积。图图8.1.3为为PLATMS

22、2000的的内内部部结结构构图图，它它除除了了可可编编程程的的“与与阵阵列列”、“或或阵阵列列”外外，还还包包含含有有记记忆忆元元件件(触触发发器器网网络络)，所所以以它它不不仅仅能能实实现现组组合合逻逻辑辑，而而且且还还能能实实现现时时序逻辑。序逻辑。第21页，共50页，编辑于2022年，星期日图图8.1.3 PLA全加器的阵列结构全加器的阵列结构 第22页，共50页，编辑于2022年，星期日 2.用用PLA实现一位二进制全加器实现一位二进制全加器 我们已知全加器的最简逻辑表达式为我们已知全加器的最简逻辑表达式为该式中共有该式中共有7个乘积项，它们是个乘积项，它们是第23页，共50页，编辑于

23、2022年，星期日 用这些乘积项组成的用这些乘积项组成的S和和Ci-1表达式如下：表达式如下：S=P0+P1+P2+P3 Ci=P4+P5+P6 根根据据上上述述各各式式，可可画画出出PLA全全加加器器的的阵阵列列结结构构如如图图8.1.3所示。所示。第24页，共50页，编辑于2022年，星期日8.2 随机存取存储器随机存取存储器(RAM)8.2.1 RAM工作原理简述工作原理简述 RAM有静态和动态两种。有静态和动态两种。(1)静静态态RAM的的结结构构类类似似ROM，只只是是它它的的存存储储单单元元是是由由双双稳稳态态触触发发器器来来记记忆忆信信息息的的，一一旦旦触触发发器器被被触触发发，

24、在在不不断断电电情情况况下下，它它的的状状态态将将被被保保持持到到下下一一次次的的触触发发信信号号到到来来，在在这这期期间间，读读触触发发器器的的状状态态不不会会改改变变触触发发器器状状态态，即即它它可可在在不不断断电电的情况下反复高速读写，无限制。的情况下反复高速读写，无限制。第25页，共50页，编辑于2022年，星期日 (2)动动态态RAM的的存存储储单单元元是是由由电电容容存存储储电电荷荷来来记记忆忆信信息息的的，考考虑虑到到集集成成度度，这这些些电电容容容容量量都都很很小小，而而与与这这些些电电容容相相连连器器件件的的输输入入电电阻阻总总是是一一有有限限的的高高阻阻，所所以以在在这这些

25、些电电容容上上的的电电荷荷存存在在放放电电现现象象。为为了了维维持持电电容容上上记记忆忆的的信信息息，需需在在一一定定的的时时间间内内不不断断刷刷新新存存储储单单元元。所所以以动动态态RAM在在使使用用上上不不如如静静态态RAM方便，但它的集成度比静态方便，但它的集成度比静态RAM高，且价格相对较低。高，且价格相对较低。第26页，共50页，编辑于2022年，星期日1.RAM的一般结构的一般结构图图 8.2.1 RAM的一般结构的一般结构2 j2n-j2n存储单元矩阵存储单元矩阵I/O电路电路Y译码器译码器012n-j 1AjAn1列列 地地 址址读读写写控控制制数据数据DWR/写写读读CS 片

26、选片选驱驱动动器器012 j1X译译码码器器01A0Aj1行行 地地 址址2 j1第27页，共50页，编辑于2022年，星期日 在在计计算算机机中中，1位位称称为为1比比特特(bit)，1024称称为为1K，1K=1024=210。例例如如某某RAM芯芯片片有有12条条地地址址线线和和8条条数数据据线线，可可以以寻寻址址212=4096=4K个个存存储储单单元元，存存储储容容量量为为4K8位位，也也可可以以说说是是32 K位或位或32 K比特。比特。存存储储器器的的读读/写写操操作作由由读读/写写控控制制信信号号 控控制制，为为高高电电平平表表示示从从选选中中存存储储单单元元读读取取信信息息，

27、为为低低电电平平表表示示向向选选中中存存储储单单元元写写入入信信息息。通通过过片片选选信信号号 可可实实现现系系统统扩扩展展，只只有有片片选选信信号号有有效效，芯芯片片才才被被选选中中，才才可可以以对对芯芯片片进进行行读读写写操操作作。当芯片未被选中时，数据线处于高阻状态。当芯片未被选中时，数据线处于高阻状态。第28页，共50页，编辑于2022年，星期日 存存储储器器因因为为容容量量很很大大，所所以以其其地地址址码码或或地地址址线线位位数数较较多多，如如果果直直接接对对地地址址进进行行译译码码，仅仅地地址址译译码码器器就就非非常常庞庞大大。为为了了简简化化电电路路，常常常常将将地地址址码码分分

28、为为X和和Y两两部部分分，用用两两个个译译码码器器分分别别进进行行译译码码，这这称称为为二二维维译译码码。X部部分分的的地地址址称称为为行行地地址址，X译译码码器器称称为为行行地地址址译译码码器器；Y部部分分的的地地址址称称为为列列地地址址，Y译译码码器器称称为为列列地地址址译译码码器器。只只有有同同时时被被行地址译码器和列地址译码器选中的存储单元，才能进行读写操作。行地址译码器和列地址译码器选中的存储单元，才能进行读写操作。第29页，共50页，编辑于2022年，星期日2.常用常用RAM芯片芯片表表8.2.1 部分常用部分常用RAM芯片型号及存储容量芯片型号及存储容量第30页，共50页，编辑于

29、2022年，星期日图图 8.2.2 MB2114逻辑符号逻辑符号(a)国标符号；国标符号；(b)惯用符号惯用符号MB2114(a)CSA111G29RAMD0EN1CS(b)A010230AWR/0A91K421140123D1D2D3A22A/D3D2D1D0WR/A1A0A8A9第31页，共50页，编辑于2022年，星期日表表8.2.2 MB2114的工作方式的工作方式第32页，共50页，编辑于2022年，星期日图 8.2.3 MB2114读/写时序(a)读时序；(b)写时序第33页，共50页，编辑于2022年，星期日图 8.2.4 MB2114读/写时序(a)读时序；(b)写时序第34页

30、，共50页，编辑于2022年，星期日 8.2.2 RAM的应用的应用 RAM的的应应用用领领域域很很广广泛泛，在在微微型型计计算算机机、单单片片机机系系统统中中几乎少不了它。下面简单介绍几种应用。几乎少不了它。下面简单介绍几种应用。1.系统断电后数据保护系统断电后数据保护 在在有有些些应应用用场场合合，不不仅仅要要求求对对现现场场不不断断变变化化的的数数据据作作即即时时记记忆忆，并并且且当当系系统统断断电电时时能能将将当当时时的的数数据据保保存存下下来来。显显然然，对对于于前前一一要要求求，RAM是是符符合合的的，但但RAM是是易易失失性性器器件件，它它所所保保存存的的有有效效信信息息在在断断

31、电电后后会会立立即即丢丢失失。然然而而由由于于低低功功耗耗静静态态RAM的的出出现现使使得得用用锂锂电电池池(或或可可充充电电电电池池)来来进进行行断断电电数数据据保保护护成成为为可可能能(一一节节3V锂锂电电池池可可维维持一片持一片62256(32K8位位)芯片大约三年以上数据不丢失芯片大约三年以上数据不丢失)。第35页，共50页，编辑于2022年，星期日 图图8.2.5所所示示为为一一种种RAM数数据据断断电电保保护护电电路路。图图中中+5V是是系系统统提提供供的的工工作作电电源源，3V锂锂电电池池是是维维持持RAM数数据据用用的的备备用用电电源源。当当系系统统正正常常运运行行时时，由由于

32、于系系统统提提供供的的+5V电电源源电电压压高高于于3V锂锂电电池池备备用用电电源源电电压压，故故二二极极管管V1导导通通，V2截截止止，这这时时3V锂锂电电池池无无电电流流输输出出，RAM的的工工作作电电压压由由系系统统提提供供。当当系系统统失失电电后后，系系统统提提供供的的工工作作电电源源电电压压低低于于3V锂锂电电池池备备用用电电源源电电压压时时，二二极极管管V2导导通通，V1截截止止，这这时时RAM工工作作电电压压由由3V锂锂电电池池提提供供，在在这这维维持持电电压压下下，维维持持电电流流很很小小，所所以以它它能能在在相相当当长长时时间间内内保保持持RAM内内数数据据不不丢丢失失。在在

33、实实际际应应用用中中，为为了了避避免免系系统统在在失失电电的的瞬瞬间间可可能能对对RAM的的误误写写，硬硬件件上上还还需需对对片片选选端端加加以控制，可参阅有关资料。以控制，可参阅有关资料。第36页，共50页，编辑于2022年，星期日图图8.2.5 一种一种RAM数据断电保护电路数据断电保护电路 第37页，共50页，编辑于2022年，星期日 2.存储器的扩展使用存储器的扩展使用 在在实实际际的的数数字字系系统统应应用用中中，有有时时现现有有的的单单片片RAM的的字字线线或或位线会不够，这就需要用几片位线会不够，这就需要用几片RAM进行扩展以满足实际的要求。进行扩展以满足实际的要求。扩扩展展有有

34、字字线线扩扩展展和和位位线线扩扩展展(根根据据实实际际需需要要)，一一般般用用增增加加地地址址线线经经译译码码后后作作为为片片选选信信号号进进行行字字线线的的扩扩展展。对对于于位位线线的的扩扩展展，可可采采用用各各单单片片RAM的的相相同同地地址址线线并并联联，于于是是输输出出线线也也就就被被扩扩展展了了。图图8.2.6所所示示是是一一个个简简单单的的字字线线扩扩展展和和位位线线扩扩展展例例子子。图图中中所所用用的的RAM为为2114型型静静态态RAM，它它的的容容量量为为1K4位位。由由于于单单片片2114RAM的的字字线为线为1K(=1024)，故它的地址线需，故它的地址线需10根根(A0

35、-A9)。第38页，共50页，编辑于2022年，星期日 在在本本例例中中用用增增加加一一根根地地址址线线A10来来扩扩展展字字线线。当当A10=0时时，选选中中芯芯片片(1)、(2)。当当A10=1时时，选选中中芯芯片片(3)、(4)。这这样样字字线线便便扩扩展展为为2K(=2048)。由由于于芯芯片片(1)和和(2)所所对对应应的的片片选选端端和和地地址址线线都都是是并并联联的的，而而它它们们的的输输出出位位线线都都是是并并行行输输出出的的，所所以以位位线线也也就就被被扩扩展展了了(4位位2=8位位)。芯芯片片(3)和和(4)与与芯芯片片(1)和和(2)相相同同。所以本例实际上是用所以本例实

36、际上是用4片片2114型静态型静态RAM组成组成2K8位存储器。位存储器。对于对于ROM的扩展，方法与的扩展，方法与RAM相同。相同。第39页，共50页，编辑于2022年，星期日图图8.2.6 字线和位线的扩展字线和位线的扩展 第40页，共50页，编辑于2022年，星期日 【例【例3-13】用】用MB2114为某数字通信系统构造存储容量为某数字通信系统构造存储容量为为2K8的数据存储器。的数据存储器。解：解：见图见图8.2.7表表8.2.3 数据存储器地址范围数据存储器地址范围第41页，共50页，编辑于2022年，星期日图图8.2.7 用用MB2114构成构成2K8的数据存储器的数据存储器MB

37、2114-4A9A8A7A6A5A4A3A2A1A0MB2114-3A9A8A7A6A5A4A3A2A1A0CSMB2114-1A9A8A7A6A5A4A3A2A1A0CSA9A01A10MB2114-2A9A8A7A6A5A4A3A2A1A0CSCSCS1CS0D3D2D1D0D3D2D1D0D3D2D1D0D3D2D1D0R/WR/WR/WR/WR/WD7D0第42页，共50页，编辑于2022年，星期日表表8.2.4 MB2114读读/写周期参数写周期参数第43页，共50页，编辑于2022年，星期日8.3 可编程逻辑器件简介可编程逻辑器件简介 8.3.1 概述概述 可可编编程程逻逻辑辑器器

38、(PLD)是是一一种种“与与或或”阵阵列列可可编编程程器器件件，其其最最终终逻逻辑辑结结构构和和功功能能由由用用户户编编程程决决定定，PLD器器件件包包括括PROM，PAL，GAL等等多多种种结结构构。PLD器器件件的的使使用用可可使使系系统统硬硬件件占占空空大大大大减减少少，降降低低功功耗耗和和成成本本，提提高高系系统统可可靠靠性性，并并且且具具有有一一定的保密性、灵活性。定的保密性、灵活性。第44页，共50页，编辑于2022年，星期日 8.3.2 可编程阵列逻辑可编程阵列逻辑(PAL)将将“或或阵阵列列”固固定定，而而使使“与与阵阵列列”可可编编程程，这这种种器器件件称称为为可可编编程程阵

39、阵列列逻逻辑辑(PAL)。一一段段PAL器器件件只只能能用用来来实实现现组组合合逻逻辑辑电电路路，也也有有带带有有触触发发器器和和反反馈线结构的馈线结构的PAL器件，它可用来实现时序逻辑电路。器件，它可用来实现时序逻辑电路。第45页，共50页，编辑于2022年，星期日 8.3.3 通用阵列逻辑器件通用阵列逻辑器件(GAL)由由于于PAL器器件件的的结结构构不不同同，不不同同电电路路要要选选用用不不同同型型号号的的相相适适应应的的PAL器器件件，给给使使用用者者带带来来不不便便，于于是是便便产产生生了一种新型的通用阵列逻辑器件了一种新型的通用阵列逻辑器件GAL。1.GAL器件的特点器件的特点 (

40、1)每每个个输输出出引引脚脚都都有有输输出出逻逻辑辑宏宏单单元元，允允许许使使用用者者根据需要来定义每个输出的结构和功能。根据需要来定义每个输出的结构和功能。(2)由由于于采采用用了了EEPROM结结构构，其其重重复复编编程程次次数数可可达达100次次以上，擦除和编程仅需几秒钟。以上，擦除和编程仅需几秒钟。第46页，共50页，编辑于2022年，星期日 (3)有可编程的保密位，可防止被他人非法复制。有可编程的保密位，可防止被他人非法复制。(4)响应速度高响应速度高(优于优于74LS系列逻辑集成电路系列逻辑集成电路)。2.通用阵列逻辑器件通用阵列逻辑器件GAL16V8简介简介 GAL的基本类型有的

41、基本类型有GAL16V8、GAL20V8、GAL39V18、ispGAL16Z8等。下面就常用等。下面就常用GAL16V8作一简介。作一简介。第47页，共50页，编辑于2022年，星期日 图图8.3.1为为GAL16V8内内部部结结构构简简图图以以及及引引脚脚图图。它它通通常常封封装装成成一一个个标标准准的的20引引脚脚DIP器器件件，引引脚脚10接接地地，引引脚脚20接接UCC。引引脚脚2至至引引脚脚9是是通通用用输输入入端端I0I7。引引脚脚12至至引引脚脚19分分别别接接至至8个个输输出出逻逻辑辑宏宏单单元元(OLMC)。OLMC允允许许这这些些引引脚脚用用作作输输入入端端、组组合合输输

42、出出端端、寄寄存存输输出出端端和和输输入入/输输出出端端。如如果果任任一一OLMC构构成成寄寄存存输输出出，则则这这时时引引脚脚1便便是是时时钟钟输输入入端端，引引脚脚11是是寄寄存存输输出出的的输输出出使使能能端端。否则，引脚否则，引脚1和引脚和引脚11为通用输入端。为通用输入端。第48页，共50页，编辑于2022年，星期日 芯芯片片内内部部有有一一个个与与/或或门门阵阵列列以以及及8个个输输出出逻逻辑辑宏宏单单元元(OLMC)，其其中中8个个OLMC可可根根据据设设计计要要求求设设置置成成5种种不不同同逻逻辑辑电电路路工工作作模模式式之之一一：属属于于组组合合电电路路类类型型有有专专用用输输入入方方式式、专专用用组组合合输输出出、组组合合输输出出3种种；属属于于时时序序电电路路类类型型有有寄寄存存装装置置中中的的组组合合输输出出、寄寄存存器器有效高电平或低电平输出有效高电平或低电平输出2种。种。第49页，共50页，编辑于2022年，星期日图图8.3.1 GAL16V8内部结构简图及引脚图内部结构简图及引脚图第50页，共50页，编辑于2022年，星期日