第2章 微处理器与总线PPT讲稿.ppt

《第2章 微处理器与总线PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第2章 微处理器与总线PPT讲稿.ppt（36页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、第2章 微处理器与总线第1页，共36页，编辑于2022年，星期一最小模式：引脚最小模式：引脚 MN/MX=5V，单处理机方式；，单处理机方式；最大模式：引脚最大模式：引脚 MN/MX=0，多处理机方式，多处理机方式2、部分引脚分时复用、部分引脚分时复用1、工作方式：、工作方式：一、一、特点特点T1 T2 T3 T4 1个总线周期个总线周期CLKCPUMN/MXAD7 AD03、CPU使用使用4个时钟周期读个时钟周期读/写一次内存或写一次内存或I/O端口，端口，T1状态传送状态传送地址，地址，T2T4传送数据传送数据2 2.2.5.2.5 8086 8086/8088CPU/8088CPU的工作

2、模式和引脚信号的工作模式和引脚信号第2页，共36页，编辑于2022年，星期一二、二、最小模式下引脚的功能最小模式下引脚的功能8086CPUAD15 AD0（8088 AD7 AD0，A15 A8）A19/S6 A16/S3BHE/S7ALE+5VGNDCLKMN/MXINTRNMIHOLDHLDADT/RRDWRREADYINTARESETTESTM/IO（8088 为为SS0）DEN（8088 IO/M）2 2.2.5.2.5 8086 8086/8088CPU/8088CPU的工作模式和引脚信号的工作模式和引脚信号第3页，共36页，编辑于2022年，星期一1、8086CPU地址地址/数据线

3、数据线:lADAD1515ADAD0 0：地址：地址/数据信号分时复用。传送地址信号时为数据信号分时复用。传送地址信号时为输出，传送数据信号时为双向。输出，传送数据信号时为双向。lA A19 19 A A16 16：输出高位地址信号：输出高位地址信号2、ALE 地址锁存允许，高电平有效地址锁存允许，高电平有效 T1 状态有效，将地址信息锁存到地址锁存器状态有效，将地址信息锁存到地址锁存器3、DEN 数据允许信号数据允许信号 ，三态输出，低电平有效，三态输出，低电平有效 T2 T4 状态有效，用作数据收发器选通信号状态有效，用作数据收发器选通信号2 2.2.5.2.5 8086 8086/808

4、8CPU/8088CPU的工作模式和引脚信号的工作模式和引脚信号第4页，共36页，编辑于2022年，星期一4、DT/R 数据发送数据发送/接收控制信号，三态接收控制信号，三态 输出输出 确定总线收发器的传送方向，确定总线收发器的传送方向，DT/R=1，CPU发送数据；发送数据；DT/R=0，CPU接收数据接收数据锁存器锁存器STB缓冲器缓冲器TOEAD7 AD0A7 A0D7 D0ALEDT/RDEN2 2.2.5.2.5 8086 8086/8088CPU/8088CPU的工作模式和引脚信号的工作模式和引脚信号第5页，共36页，编辑于2022年，星期一8086CPURDWRM/IO5、读选通

5、信号、读选通信号6、写选通信号、写选通信号7、存储器、存储器/IO端口控制端口控制RDWRCS接口接口RDWRCS内存内存CS为片选信号，低电平有效为片选信号，低电平有效2 2.2.5.2.5 8086 8086/8088CPU/8088CPU的工作模式和引脚信号的工作模式和引脚信号第6页，共36页，编辑于2022年，星期一例例：当当WR=1WR=1，RD=0RD=0，M/IO=1M/IO=1时，时，表示表示CPUCPU当前正在进行读存储器操作当前正在进行读存储器操作MOV AL,2000H2 2.2.5.2.5 8086 8086/8088CPU/8088CPU的工作模式和引脚信号的工作模式

6、和引脚信号第7页，共36页，编辑于2022年，星期一8、INTR 可屏蔽中断请求，输入可屏蔽中断请求，输入10、NMI 不可屏蔽中断请求，输入不可屏蔽中断请求，输入9、INTA 中断响应信号，输出中断响应信号，输出中断服务中断服务子程序子程序主程序主程序中断信中断信号号8086CPU+5VGNDINTRNMIHOLDHLDAINTA2 2.2.5.2.5 8086 8086/8088CPU/8088CPU的工作模式和引脚信号的工作模式和引脚信号第8页，共36页，编辑于2022年，星期一INTR 可屏蔽中断可屏蔽中断NMI不可屏蔽中断不可屏蔽中断中断允许触发器中断允许触发器 ：IF=1，允许，允

7、许 INTR 中断中断 IF=0，禁止，禁止 INTR 中断中断IFCPUINTR NMINMI不受不受IF影响影响2 2.2.5.2.5 8086 8086/8088CPU/8088CPU的工作模式和引脚信号的工作模式和引脚信号第9页，共36页，编辑于2022年，星期一11、HOLD 总线请求，高电平有效，输入总线请求，高电平有效，输入12、HLDA 总线响应，高电平有效，输出总线响应，高电平有效，输出内存内存I/OCPUHLDA响应响应ABDBCBDMAHOLD申请申请2 2.2.5.2.5 8086 8086/8088CPU/8088CPU的工作模式和引脚信号的工作模式和引脚信号第10页

8、，共36页，编辑于2022年，星期一一、最小模式和最大模式的区别一、最小模式和最大模式的区别 最小模式最小模式 最大模式最大模式 MN/MX接接+5V MN/MX接地接地构成单处理机系统构成单处理机系统 构成多处理机系统构成多处理机系统系统控制信号由系统控制信号由CPU产生产生 系统控制信号由总线系统控制信号由总线 控制器产生控制器产生2 2.2.6 8086.2.6 8086最大模式和最小模式系统构成最大模式和最小模式系统构成第11页，共36页，编辑于2022年，星期一2 2.2.6 8086.2.6 8086最大模式和最小模式系统构成最大模式和最小模式系统构成二、最小模式下的系统配置二、最

9、小模式下的系统配置第12页，共36页，编辑于2022年，星期一2 2.2.6 8086.2.6 8086最大模式和最小模式系统构成最大模式和最小模式系统构成三、三、最大最大模式模式下的下的系统系统配置配置第13页，共36页，编辑于2022年，星期一四、常见总线接口芯片四、常见总线接口芯片 1、锁存器、锁存器OE DI0 DO0DI1 DO1DI2 DO2DI3 DO3DI4 DO4DI5 DO5DI6 DO6DI7 DO7STB8282锁存器由多个锁存器由多个D触发器构成的暂存器，在控制信号的作用下触发器构成的暂存器，在控制信号的作用下将数据传送出去将数据传送出去2 2.2.6 8086.2.

10、6 8086最大模式和最小模式系统构成最大模式和最小模式系统构成OE STB DI DO0 1 0、1 0、10 0 锁存锁存1 高阻态高阻态第14页，共36页，编辑于2022年，星期一T VCCA1 B1A2 B2A3 B3A4 B4A5 B5A6 B6A7 B7A8 B8OE82862、缓冲器、缓冲器 当当OE=“0”时时 双向传输：双向传输：T=“1”，AB T=“0”，B A 2 2.2.6 8086.2.6 8086最大模式和最小模式系统构成最大模式和最小模式系统构成AB 1 1OET第15页，共36页，编辑于2022年，星期一时序的概念：时序的概念：CPU各引脚信号在时间上的关系各

11、引脚信号在时间上的关系总线周期：总线周期：CPU完成一次访问内存（或接口）操作所需完成一次访问内存（或接口）操作所需要的时间。要的时间。8086一个总线周期至少包括一个总线周期至少包括4个时钟周期个时钟周期T T2 2.2.7 8086CPU.2.7 8086CPU的工作时序的工作时序80868086总线周期为总线周期为4T4T8038680386总线周期为总线周期为2T2T8048680486总线周期为总线周期为1T1TPentium Pentium 总线周期为总线周期为1/2T1/2T第16页，共36页，编辑于2022年，星期一1、时钟周期、时钟周期T：每个时钟脉冲持续时间。：每个时钟脉冲

12、持续时间。2、总线周期：对存储器或、总线周期：对存储器或I/O端口进行一次读端口进行一次读/写所需的写所需的 时间；时间；3、指令周期：执行一条指令所需的、指令周期：执行一条指令所需的 时间，分为时间，分为若干若干总线周期；总线周期；CLK指令周期指令周期总线周期总线周期T一、时钟周期、总线周期、指令周期一、时钟周期、总线周期、指令周期8086CPU8086CPU时钟频率为时钟频率为5MH5MHZ Z，一个，一个T T状态为状态为200nS200nSCPUCLK2 2.2.7 8086CPU.2.7 8086CPU的工作时序的工作时序第17页，共36页，编辑于2022年，星期一二、二、基本时序

13、基本时序在总线周期内不能完成读写则插在总线周期内不能完成读写则插入等待周期入等待周期TW。CLK总线周期总线周期TT2T3T4Tw2 2.2.7 8086CPU.2.7 8086CPU的工作时序的工作时序8086的主要操作时序有以下几种：的主要操作时序有以下几种：系统的复位和启动系统的复位和启动最小模式下的读总线周期、写总线周期最小模式下的读总线周期、写总线周期最小模式下的总线请求和响应周期最小模式下的总线请求和响应周期最大模式下的读总线周期、写总线周期最大模式下的读总线周期、写总线周期最大模式下的总线请求最大模式下的总线请求/允许周期允许周期第18页，共36页，编辑于2022年，星期一1、首

14、先了解时序图中出现的信号的意义；、首先了解时序图中出现的信号的意义；2、按照时钟周期的、按照时钟周期的 先后顺序，抓住信号的变化过程，先后顺序，抓住信号的变化过程，依次分析确定各微操作的时序关系依次分析确定各微操作的时序关系三、三、基本时序分析基本时序分析方法：方法：2 2.2.7 8086CPU.2.7 8086CPU的工作时序的工作时序第19页，共36页，编辑于2022年，星期一1 1、系统的复位和启动、系统的复位和启动2 2.2.7 8086CPU.2.7 8086CPU的工作时序的工作时序第20页，共36页，编辑于2022年，星期一2 2、最小方式下存储器读总线周期、最小方式下存储器读

15、总线周期2 2.2.7 8086CPU.2.7 8086CPU的工作时序的工作时序第21页，共36页，编辑于2022年，星期一3 3、最小方式下存储器写总线周期、最小方式下存储器写总线周期2 2.2.7 8086CPU.2.7 8086CPU的工作时序的工作时序第22页，共36页，编辑于2022年，星期一2 2.3 80486CPU.3 80486CPU概述概述一、一、80486的工作方式的工作方式实地址模式：实地址模式：类似类似8086的体系结构，寻址空间的体系结构，寻址空间1MB，CPU复位后自动进入，保留两个专用域复位后自动进入，保留两个专用域保护工作模式：保护工作模式：支持多任务，提供

16、保护机制，引入虚支持多任务，提供保护机制，引入虚拟存储器，拟存储器，46位虚拟地址，分段（位虚拟地址，分段（4GB）虚拟虚拟8086模式：模式：仿真仿真8086方式，在虚拟存储器、保护方式，在虚拟存储器、保护和多任务操作等环境支持下的工作方式。和多任务操作等环境支持下的工作方式。第23页，共36页，编辑于2022年，星期一2 2.3 80486CPU.3 80486CPU概述概述二、二、80486内内部部结结构构图图第24页，共36页，编辑于2022年，星期一三、三、80486 CPU80486 CPU的寄存器的寄存器 包括基本寄存器、系统寄存器、浮点寄存器和调试测试寄存器包括基本寄存器、系统

17、寄存器、浮点寄存器和调试测试寄存器1.1.基本寄存器基本寄存器第25页，共36页，编辑于2022年，星期一2 2.5.5 总线总线一、总线的分类一、总线的分类片总线片总线(Chip Bus,C-Bus)：又称元件级总线，把各种不同功能的：又称元件级总线，把各种不同功能的芯片连接在一起构成特定功能模块。如芯片连接在一起构成特定功能模块。如CPU模块。模块。系统总线系统总线(Internal Bus,I-Bus)：又称为内总线或板级总线，是微机中：又称为内总线或板级总线，是微机中各插件（模块）之间的信息传输通路。例如各插件（模块）之间的信息传输通路。例如CPU模块和存储器模块或模块和存储器模块或I

18、/O接口模块之间的传输通路。接口模块之间的传输通路。外总线外总线(External Bus,E-Bus)：又称通信总线，是微机系统之间：又称通信总线，是微机系统之间或微机系统与其他系统（仪器、仪表、控制装置等）之间信息或微机系统与其他系统（仪器、仪表、控制装置等）之间信息传输的通路。传输的通路。第28页，共36页，编辑于2022年，星期一二、总线的性能指标二、总线的性能指标总线的带宽总线的带宽：单位时间内总线上可传送的数据量，：单位时间内总线上可传送的数据量，单位：字节单位：字节/秒（秒（B/s）或兆字节）或兆字节/秒（秒（MB/s）总线的宽度：总线的宽度：总线能同时传送的数据位数，如总线能同

19、时传送的数据位数，如16位、位、32位；位；总线的工作频率：总线的工作频率：总线的时钟频率，单位，总线的时钟频率，单位，MHz2 2.5.5 系统总线系统总线总线的带宽、总线的宽度、总线工作频率类似高速公路上的车流量、总线的带宽、总线的宽度、总线工作频率类似高速公路上的车流量、车道数、和车速。车道数、和车速。总线带宽的计算公式总线带宽的计算公式：BW=（总线宽度（总线宽度/8）*总线时钟频率总线时钟频率/每个存取周期的时钟数每个存取周期的时钟数第29页，共36页，编辑于2022年，星期一三、常用总线三、常用总线1、ISA总线总线(Industrial Standard Architecture

20、)由来：由来：IBM在推出微机系统在推出微机系统IBM PC/XT时，定义了一种总线结构，时，定义了一种总线结构，称为称为XT总线（总线（8位数据宽度）；采用位数据宽度）；采用286CPU时，推出时，推出IBM PC/AT微机系统，定义了与微机系统，定义了与XT总线兼容的总线兼容的16位位AT总线，即总线，即ISA总线，是总线，是16位总线。位总线。ISA总线插槽：总线插槽：2 2.5.5 系统总线系统总线第30页，共36页，编辑于2022年，星期一2、EISA总线总线由来：由来：是是ISA总线的扩展。总线的扩展。特点：特点：同同ISA总线完全兼容，支持多个总线主控器，增加了突发总线完全兼容，

21、支持多个总线主控器，增加了突发式传送，是一种高性能的式传送，是一种高性能的32位标准总线。位标准总线。2 2.5.5 系统总线系统总线3、局部总线、局部总线VESA(VLBus,Video Electronics Standard Association)总线：总线：又称为又称为CPU总线。具有总线。具有32位数据宽度，并可扩展到位数据宽度，并可扩展到64位；外设与位；外设与CPU同步工同步工作；最多支持作；最多支持3个个VL-Bus设备；支持多个总线主控器。直接挂在设备；支持多个总线主控器。直接挂在CPU上，面向上，面向486设计。设计。第31页，共36页，编辑于2022年，星期一4、PCI

22、总线总线PCI(Peripheral Component Interconnect，外围部件互连总线，外围部件互连总线)总总线系统结构：线系统结构：2 2.5.5 系统总线系统总线第32页，共36页，编辑于2022年，星期一4、PCI总线总线PCI总线系统结构特点：总线系统结构特点：（1）PCI总线用于连接高速总线用于连接高速I/O设备设备，如高速图形显示适配器，如高速图形显示适配器（显卡）、网络接口适配器（网卡）、硬盘控制器等；（显卡）、网络接口适配器（网卡）、硬盘控制器等；ISA总总线与低速线与低速I/O设备相连设备相连，如键盘、鼠标等。，如键盘、鼠标等。（2）北桥芯片北桥芯片：连接：连接

23、CPU总线、内存总线与总线、内存总线与PCI总线。总线。（3）南桥芯片南桥芯片：连接：连接PCI总线与总线与ISA总线。总线。2 2.5.5 系统总线系统总线第33页，共36页，编辑于2022年，星期一5、USB总线总线USB（Universal Serial Business），通用总线接口。是），通用总线接口。是PC机与多机与多种外围设备连接和通信的标准接口，是种外围设备连接和通信的标准接口，是“万能接口万能接口”。特点：特点：支持热插热拔、即插即用、供电灵活、提供多种速率适应不同支持热插热拔、即插即用、供电灵活、提供多种速率适应不同设备、四种数据传输协议、最多可连接设备、四种数据传输协议

24、、最多可连接127个外设。个外设。USB拓扑结构：拓扑结构：主机（主机（USB HostUSB Host）、集线器（）、集线器（USB HubUSB Hub）和）和USBUSB设备设备（USBDEVICEUSBDEVICE）。）。四种数据传输方式：四种数据传输方式：控制方式传输、同步方式传输、中断方式控制方式传输、同步方式传输、中断方式传输、块数据方式传输。传输、块数据方式传输。2 2.5.5 系统总线系统总线第34页，共36页，编辑于2022年，星期一6、AGP总线总线AGP（Accelerate Graphical Port），高速图形端口：），高速图形端口：连接连接AGP显卡和北桥芯片，提供显卡和北桥芯片，提供AGP显卡与内存之间的高速数据传输。显卡与内存之间的高速数据传输。2 2.5.5 系统总线系统总线第35页，共36页，编辑于2022年，星期一2.1 2.1 2.5 2.5 2.102.102.16 2.16 2.172.17第36页，共36页，编辑于2022年，星期一