嵌入式MPEG4解码系统的设计40424.docx

《嵌入式MPEG4解码系统的设计40424.docx》由会员分享，可在线阅读，更多相关《嵌入式MPEG4解码系统的设计40424.docx（10页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、电子下载站 本站所有资料版权归原作者所有 严禁用于商业用途 转载请注明来源于：嵌入式MPEG4解码系统的设计与实现作者:郑洪超 胡剑凌随着通信和网络技术的飞速发展，多媒体及其视频流应用越来越广泛，同时用户也对视频传输速率和图像质量有更高的要求，MPEG-4标准适时地解决了多媒体压缩存储和传输的问题。但是目前多数播放器都是在PC机上运行，应用范围受到很大限制。研究和开发一种嵌入式的MPEG-4解码系统终端具有重要的现实意义和实用价值。 MPEEG -4标标准是由国际际运动图像专专家组于20000年100月公布的一一种面向多媒媒体应用的视视频压缩标准准。它采用了了基于对象的的压缩编码技技术，在编码

2、码前首先对视视频序列进行行分析，从原原始图像中分分割出各个视视频对象，然然后再分别对对每个视频对对象的形状信信息、运动信信息、纹理信信息单独编码码，并通过比比MPEG-2更优的运运动预测和运运动补偿来去去除连续帧之之间的时间冗冗余。其核心心是基于内容容的尺度可变变性(Conntent-basedd scallabiliity)，可可以对图像中中各个对象分分配优先级，对对比较重要的的对象用高的的空间和时间间分辩率表示示，对不甚重重要的对象(如监控系统统的背景)以以较低的分辩辩率表示，甚甚至不显示。因因此它具有自自适应调配资资源能力，可可以实现高质质量低速率的的图像通信和和视频传输。MPEG-4以

3、以其高质量、低低传输速率等等优点已经被被广泛应用到到网络多媒体体、视频会议议和多媒体监监控等图像传传输系统中。目目前国内外大大部分成熟的的MPEG-4应用均为为基于PC层层面的客户端端和服务器模模式，应用在在嵌入式系统统上的并不多多，且多数嵌嵌入式MPEEG-4解码码系统大多使使用商业的嵌嵌入式操作系系统，如Wiindowss CE、VVxWorkks等，成本本高、灵活性性差。如以嵌嵌入式Linnux作为操操作系统不仅仅开发方便，且且可以节约成成本，并可以以根据实际情情况进行裁减减，占用资源源少、灵活性性强，网络性性能好，适用用范围更广。 此主题相关图图片如下：下面详细地介绍绍此嵌入式MMPE

4、G-44解码系统的的设计原理、硬硬件和软件组组成。1 系统设计原原理 系统设设计包括硬件件和软件。硬硬件主要分控控制系统、MMPEG-44解码系统、输输入数据源三三部分。数据据源可以是IIDE接口设设备(如硬盘盘)或网络端端口。控制系系统对系统各各部分进行监监测和控制、完完成数据流的的传输等。如如图1所示，它它主要由主控控芯片、Fllash和SSRAM组成成。主控芯片片通过PCII总线控制系系统其他模块块，是控制系系统的核心；Flashh里固化嵌入入式Linuux操作系统统，存放应用用软件和备份份数据；SDDRAM作为为内存供系统统运行使用。MMPEG-44硬件解码系系统采用硬解解码方式，负负

5、责将输入的的MPEG-4数据流解解码成普通的的电视信号，其其核心是解码码芯片。为解解决数据流不不稳定的问题题，解码芯片片通常使用SSDRAM进进行数据缓冲冲才可以保证证正常解码过过程，解码芯芯片的输出数数字音频、视视频数据还要要经数模转换换器(DACC)转换成模模拟电视图像像信号和声音音信号。解码码芯片通过II2C总线发送送指令配置音音、视频数模模转换器。整整个系统框图图如图1所示示。 此主题相关图图片如下：软件主要包括嵌嵌入式Linnux移植、解解码驱动和应应用程序编写写。嵌入式LLinux移移植到由主控控芯片Flaash控制器器控制的Fllash里，操操作系统程序序文件分成五五个主要部分分

6、： boootloadder、keernel、rramdissk、usrr和boott_paraam，分别放放在Flassh内的五个个模块中。根根据不同模块块的具体功能能采用不同的的文件方式：bootlloaderr、kernnel、raamdiskk和boott paraam，开发好好后不需要动动态改变，且且容量小，使使用节省空间间的ROMFFS只读文件件系统，ussr模块内容容较多并需要要进行读写操操作，要使用用支持动态擦擦写保存的JJFFS文件件系统。2 系统硬件设设计 系统的的硬件设计主主要分三部分分：数据源接接口设计、控控制系统设计计和解码系统统设计。数据据流先要从数数据源经数据据源

7、接口送至至PCI总线线，此系统数数据源接口为为PCI总线线上的PCIIIDE桥桥芯片和网络络控制芯片。这这部分采用通通用的电路，本本文不做详细细介绍。21 控制系系统设计 控制系系统调配系统统资源、控制制系统各个部部分以及数据据流的传输。主主控芯片采用用东芝公司的的TMPR44925XBB-200。它它是一款644位MIPSS，内部集成成了 NANND Flaash控制器器(FlasshC)、332位PCII总线控制器器(PCICC)、4通道道DMA控制制器、4通道道SDRAMM控制器(SSDRAMCC)、外部总总线控制器 (EBUSSC)、外部部总线接口(EBUSI)以及2个通通用串口等，并

8、并通诓孔芟叨运运欠直鸾锌刂啤涔涔髦髌?000MHz，处处理速度快，功功能强，性价价比高，能很很好满足嵌入入式Linuux系统的需需求。 此主题相关图图片如下：MIPS通过内内部的FlaashC和 SDRAMMC实现对外外围Flassh和SDRRAM的控制制，其中SDDRAM的数数据地址线要要与外部总线线控制接口(EBUSII)连接，FFlash的的数据地址线线连接到对应应的FlasshC的数据据地址端口。MMIPS通过过PCI总线线控制器(PPCIC)控控制其他PCCI接口设备备，其控制原原理图如图22所示。22 MPEEG-4解码码系统设计 解码系系统实现MPPEG-4硬硬解码，将PPCI总

9、线传传来的视频码码流转换成电电视信号输出出。此部分关关键是解码芯芯片选择及相相关电路的设设计。解码芯芯片采用Vwweb公司的的 VW20010 AVS编解解码芯片，它它可以实现MMPEG1、MPEEG-2、MMPEG-44和H2663的视频编编解码，可以以编恒速码流流或变速码流流，码流速率率为22 5kbpss15Mbbps，编解解码能同时进进行，可实现现Codecc、转码功能能，还可以进进行MP3、AAAC、ACC-3和G77xx等多种种格式的音频频编解码。 VW22010有PPCI、GPPIO、I22S和CDII等多种数据据接口，解码码输入端口有有两个：HoostPCCI porrt和CD

10、II(ComppressDData IInput)port CDI pport还分分串行和八位位并行两种输输入方式。解解码原理图如如图3所示。 此主题相关图图片如下：MPEG -44视频数据流流送至VW22010后，由由它内部的PPCI接口(HostPCI IInterfface)传传送到芯片内内部的解复用用模块(Deemux)；解复用输出出单节目视频频流再经过内内部解码总线线和解码存储储接口单元(DMIU)存储在解码码缓冲区SDDRAM中(SDRAMM经DMIUU连接到内部部解码总线上上)；再由片片内精简指令令集计算单元元(RISCC)、数字信信号处理器(DSP)和和VLD、 IQIDDCT

11、、MCCU、dCPPU等专用微微处理单元通通过内部总线线解码；解码码后视频、音音频数据分别别由视频输出出单元(VOOU)、音频频输出单元(AOU)输输出，视频单单元输出8位位数字Y、CC-R、C-B三者比为为422的ITUU-RBTT656格格式的数据。音音频输出单元元通过I2SS总线输出数数字音频信号号，两者经过过各自的数模模转换器(DDAC)输出出模拟的电视视信号。 音频数数模转换芯片片选用Phiilips公公司的UDAAl342TTS音频编解解码芯片，将将I2S总线线输出的解码码后的数字音音频信号转换换成左右声道道音频模拟信信号输出。视视频数模转换换芯片选用PPhilipps公司的SSA

12、A71229AH数字字视频编码器器，解码前要要通过VW22010的II2C控制函数数配置其寄存存器。SAAA7129AAH 将VWW2010解解码输出单元元输出的8位位数字Y、CC-B、C-R视频数据据变成PALL(NTSCC)制式的混混合电视广播播信号(CVVBS)、适适用S端子的的Y、C信号号或者R、GG.、B三原原色信号输出出以适应不同同场合需要。3 系统软件设设计 本系统统软件设计主主要分为嵌入入式Linuux操作系统统内核移植、VVW20100、PCI桥桥芯片及网口口等系统驱动动程序编写和和解码应用程程序的编写，其其体系结构及及与硬件的关关系如图4所所示。 嵌入式式Linuxx操作系

13、统是是用户控制系系统的硬件平平台，系统驱驱动程序采用用模块化形式式，向上为用用户层的解码码应用程序提提供API函函数，向下通通过系统硬件件API函数数控制系统硬硬件。VW22010驱动动模块采用实实时加载方式式，其他如网网口、I2CC和PCIIDE接口口等驱动通用用性强，直接接编译入内核核。解码应用用程序则实现现系统 MPPEG-4数数据流的传输输和解码。 此主题相关图图片如下：Linux下的的驱动开发技技术已经发展展成熟，嵌入入式Linuux内核的定定制和移植也也很普遍，本本文不作详细细的阐述，主主要介绍解码码应用程序。 以IDDE 硬盘文文件解码为例例，解码程序序主要由两部部分组成：主主程

14、序和解码码线程程序。解解码线程程序序主要控制MMPEG-44数据流的传传输，先从数数据源(IDDE接口硬盘盘)获取 MMPEG-44数据流文件件，再以块的的方式将数据据传送至W22010进行行数据流的解解码，然后在在检测外部中中断信号同时时不断地把文文件中的数据据以块的方式式写入 VWW2010，直直到文件终止止或者外部信信号中断解码码过程。解码码过程相对独独立。为便于于其后台用使使用线程的方方式实现，线线程的级别要要设为最高5。主程程序主要进行行系统初始化化工作，内容容包括读取解解码参数，配配置SAA77129的寄寄存器，启动动并检查MIIPS，开启启VW20110并加载配配置文件等。 如果

15、数数据源是从以以太网端口输输入，修改相相应的配置选选项，把对硬硬盘文件的操操作换成对IIP数据包的的操作，把数数据包解成MMPEG-44数据流文件件，再写入VVW20100。 VW22010提供供了十分齐全全的API函函数供使用，包包括I2C配置、输输入输出控制制、解复用和和解码控制等等，在VW22010的驱驱动模块加载载后可以在CC语言里里直接调用，极极大方便了软软件程序的编编写。主程序序流程图如图图5所示。 本文介介绍了一种嵌嵌入式MPEEG-4视频频流解码系统统，该系统采采用硬解码方方式实现IDDE接口设备备或网络端口口输入的MPPEG-4码码流(ES、PPS和TS)转换成 PPALNT

16、TSC制式的的电视信号输输出。系统采采用64位MMIPS芯片片TM-PRR4925XXB-2000作为主控制制器，以VWW2010作作为MPEGG-4解码芯芯片；采用嵌嵌入式Linnux作为操操作系统和模模块化的VWW2010驱驱动程序，解解码应用程序序简单实用，可可扩展性强。实实验证明此系系统可稳定地地对比特率 1Mbpss16Mbbps的MPPEG-4码码流进行解码码，在码流比比特率为2MMbps时，图图像的质量仍仍与普通DVVD效果相似似。可广泛用用于IP电视视、卫星电视视、基于MPPEG-4标标准的数字电电视广播系统统中，应用前前景十分广阔阔。欢迎光临中国最大的电子工程师应用网站网址：