PCB 设计案例qiw.docx

《PCB 设计案例qiw.docx》由会员分享，可在线阅读，更多相关《PCB 设计案例qiw.docx（15页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、PCB设设计案例例介绍来源：龙龙人计算算机研究究所作者：站长时间：20006-111-66 9:48:45产品名称光网络高速背板【类 别】：典型高速背板【难 点】：单板上3.125信号达到320对，1.25G信号640对，单板尺寸达到 653 X 418，走线很长，如果阻抗和线宽的宽度没有协调好将导 致衰减比较严重。长走线要确保间距足够避免串扰。【我司对策】：HSPICE仿真眼图，提取线宽和走线长度的约束。仿真确保串扰幅 度符合要求。SIGNOISE仿真确保子板与主板的拓扑符合要求.。 多人并行设计确保单板进度。【结 果】：原先客户希望用32层实现，结果使用28层实现，降低了单板的加 工难度，

2、同时保证了信号质量。产品名称 PMC扣板【类 别】：典型高速高密HDI板【难 点】：18片DDRII芯片正反贴，高密度布局，严格的拓扑结构和时序关系。 多个大电流，客户要求严格的热设计。【我司对策】：详细分析资料计算时序，前仿真确定DDRII的布线拓扑，并删除了一 些不必要的匹配电阻。后仿真确认它们的时序。通过电流计算软件 合理设计电流布线通道。采用HDI设计满足密度要求。多人并行设 计确保单板进度。【结 果】：单板比用户预计的时间缩短一半设计完成，信号质量满足要求。产品名称三层核心路由交换机交换板【类 别】：典型高速板【难 点】：采用BCM56601套片方案，带RLDRAM,DDRII SD

3、RAM,TCAM，有严格的时 序要求；板上高速信号3.125G多对，1.25G信号48对，每对长度13英 寸；阻抗控制严格，电源种类繁多，6安以上的电流有8种，大量的 锁相环；单板PIN数25000以上，大量的网络规则【我司对策】：详细分析资料计算时序，HSPICE仿真1.25G信号与3.125G信号的布线 规则。前仿真确定RLDRAM,DDRII SDRAM,TCAM的布线拓扑，后仿真确 认它们的时序。通过电流计算软件合理设计电流布线通道。多人并 行设计确保单板进度。【结 果】：单板比用户预计的时间缩短一半设计完成，信号质量满足要求。产品名称某二阶HDI手机板【类 别】：典型高端消费类电子产

4、品单板【难 点】：单板尺寸非常小，其主板是普通手机板的一半大小,外形怪异导致 布局受到很大限制；GSM&WCDMA双模手机导致射频区域很大，在布局 的时候射频模块整体放到基带芯片下面，导致基带芯片的打孔受到 很大限制。超薄的手机方案让板厚受限。原来准备采用ALIVH材料， 但出于成本考虑和降低风险采用了二阶盲埋孔方案，但布线要求 没有降低。【我司对策】：通过与多家PCB生产伙伴的沟通，确定了合适的设计参数；RF专家 参与PCB设计、严格的设计流程使单板的信号质量得到保证，仔细 的优化工作，使各方面的要求得到最佳协调。【结 果】：设计按计划实现并成功投板，调试顺利。最新的高高速信号号虚拟探探测和

5、均均衡技术术20100-033-088 来源源：电子子元件技技术网中心议题题：高速串行行信号测测试中的的虚拟探探测和均均衡技术术解决方案案：使用Eyye DDocttor进进行高速速信号测测试在测试仪仪器内嵌嵌入均衡衡技术来来复现系系统的真真实性能能【摘要】在在高于22.5GG比特率率的串行行数据传传输系统统中，信信号经过过PCBB长距离离传输线线、连接接器、过过孔，到到达接收收芯片引引脚的测测试点时时，信号号已经严严重衰减减，即使使示波器器与差分分探头的的测试系系统带宽宽足够高高，很多多测量结结果基本本没有意意义因为眼眼图已经经闭合。而而往往SSERDDES接接收芯片片内部集集成了均均衡器，

6、以以补偿接接收端信信号的过过大衰减减，而信信号经过过均衡器器处理后后的眼图图张开度度又如何何？这成成为高速速信号测测量的前前沿且核核心的问问题。在在示波器器内部集集成均衡衡器，让让客户订订制滤波波功能来来仿真接接收芯片片的均衡衡特性，同同时结合合虚拟探探测技术术显显然期望望的测试试点是在在接收芯芯片内部部，探针针无法触触及是目前前高速测测试的解解决方案案之一。本本文是中中兴通讯讯EDAA高速实实验室以以三大示示波器厂厂商之一一的LeeCrooy示波波器为例例，简单单介绍高高速串行行信号测测试中的的虚拟探探测和均均衡技术术。【关键词词】高速速串行信信号，LLeCrroy示示波器，虚虚拟探测测，均

7、衡衡技术，Eye Doctor 1. 引引言在高速sserddes系系统中， PCB的长距离传输线、连接器、过孔的阻抗不连续等因素对信号造成很大衰耗，比如6.25Gb/s的信号在FR4上走25英寸或者更远之后的眼图已经无法张开，为了解决这种衰耗问题，往往有两种方法，一种是在发射端使用预加重技术，一种是在接收端使用均衡技术。由于在SSERDDES接接收芯片片内部集集成了均均衡器，以以补偿信信号的过过大衰减减，但是是测试时时，直接接测量接接收端的的信号基基本没有有意义，因因为这根根本无法法代表接接收信号号的真实实性能。在在示波器器内部集集成滤波波器，让让客户订订制滤波波功能来来仿真接接收芯片片的均

8、衡衡特性，是是目前高高速测试试的解决决方案之之一。中兴通讯讯EDAA高速实实验室作作为公司司的高速速测试平平台，解解决过EE1业务务板、以以太网口口、千兆兆光口、高高速互联联系统等等众多问问题，对对均衡测测试等前前沿技术术也进行行了研究究，本实实验室将将以LeeCrooy的SDAA60000A（带带宽6GGHz，20GGS/ss）为例例，介绍绍最新的的高速串串行信号号虚拟探探测和均均衡技术术。SDDA60000AA的虚拟拟探测和和均衡分分析工具具叫Eyye DDocttor，它它是一个个集成在在LeCCroyy示波器器内部的的功能强强大的软软件包。2. 使使用Eyye DDocttor进进行高

9、速速信号测测试一、Eyye DDocttor功功能介绍绍虚拟探测测：允许在系系统的任任何一个个比较方方便位置置测试，然然后反映映出其他他位置的的波形。这这些位置置包括测测试系统统中不能能探测的的位置，比比如芯片片内部。可以提高高测试精精度：把把仪器、探探头、夹夹具带来来的影响响去掉；在信号号最强的的地方（通通常是发发射端）进进行测试试，然后后推算出出信号较较弱地方方的波形形，而在在发送端端测试有有更高的的信噪比比，比直直接在接接收端测测试效果果更好。使用通用用的S参数作作为模拟拟器的语语言（SS参数可可以用矢矢量网络络分析仪仪或者仿仿真建模模软件提提取）。接收均衡衡器模拟拟：高速串行行芯片往往

10、往嵌入入了接收收均衡器器，通过过示波器器的均衡衡模拟技技术复现现信号，可可以反映映出系统统的真实实性能。二、原理理1、虚拟拟探测图1 虚虚拟探测测原理图1所示示为Eyye DDocttor的的虚拟探探测原理理，它由由一个虚虚拟探测测器件构构成，相相当于一一个黑盒盒子，其其性能跟跟输入的的S参数有有关，该该S参数代代表传输输系统的的网络参参数。虚虚拟探测测器左边边输入实实际测试试得到的的波形（比比如发射射端波形形），右右边输出出即为虚虚拟探测测波形（比比如接收收端或难难以探测测点的波波形）。它它最多可可支持88端口输输入和输输出的系系统，描描述语言言类似于于Spiice，接接收Toouchhst

11、oone格格式的SS参数。2、接收收均衡器器在高速数数据传输输中，为为防止信信号失真真，通常常有两种种方法：一种是是发射端端采用预预加重（Pre-emphasis），另一种是在接收端使用均衡技术，其结构如图2所示。图2 高高速数据据传输系系统预加重PPre-empphassis：为抵消消传输通通道的衰衰减，预预加重通通过加重重任何信信号变化化后的第第一个数数据符号号来对发发射信号号进行预预失真处处理，从从而消除除信道中中脉冲响响应的前前沿过冲冲和后沿沿拖尾。接收均衡衡器reeceiive equualiizattionn：接收收均衡器器通过在在接收端端放大信信号中的的高频分分量来补补偿传输输损

12、耗，而而低频分分量保持持不变，让让信号眼眼图张得得最开。是是预加重重的一种种替代或或互补方方案。判决反馈馈均衡器器Deccisiion feeedbaack equualiizattionn (DDFE)：根据据解码数数据改变变信号的的幅度，一一个经典典的判决决反馈均均衡器的的结构如如图3所示。图3 判判决反馈馈均衡器器的结构构前馈均衡衡（FFFE）的的作用是是去掉信信号互调调干扰，并并将来自自接收数数据流的的噪声“漂漂白”。DFE监测判决限幅器（Slicer）的输出，取出与限幅器判决相关的噪声，并反馈到限幅器的输入端，并从下一个信号中减掉。在FFE-DFE系统中，FFE和DFE的抽头数对整个

13、均衡器有很大的影响。Eye Docctorr的作用用图4所示：图4 EEye Docctorr的应用用例子三、应用用实例：下面以中中兴通讯讯EDAA高速实实验室的的一个实实际应用用案例来来说明EEye Docctorr的应用用。对图图5所示的的一个高高速背板板互联系系统进行行测试，信信号经过过连接器器和背板板，走线线长度约约为400In。图5 高高速互联联系统1、发送送端信号号波形和和眼图信号波形形（图66）：图6 发发送端信信号波形形眼图质量量很好，如如图7示：图7 发发送端眼眼图2、接收收端信号号波形和和眼图信号经过过背板和和连接器器，到达达接收端端，信号号变差，眼眼图变小小，如图图8、图

14、9所示。如如果不使使用均衡衡技术，系系统很容容易出现现误码，因因此在高高速接收收芯片内内部通常常需要嵌嵌入均衡衡器。图8 接接收端信信号波形形图9 接接收端眼眼图3、虚拟拟探测得得到的接接收端波波形下面我们们来看看看用eyye ddocttor虚虚拟探测测得到的的接收端端波形，在在探测过过程中，需需要把传传输网络络的S参数输输入到虚虚拟探测测器件里里面（图图10）。该该S参数EDDA高速速实验室室使用网网络分析析仪加辅辅助子卡卡测试得得到，如如果实际际应用时时S参数不不容易得得到，也也可以通通过一些些仿真软软件提取取，EDDA高速速实验室室通常会会使用SSIwaave、HFSSS来提提取S参数

15、。图10 使用eyye ddocttor进进行虚拟拟探测把虚拟探探测波形形和实际际测试波波形进行行比较如如下，可可见吻合合的相当当的好（图图11），虚虚拟探测测可以作作为测试试的重要要辅助手手段。图11 虚拟探探测Vss实测波波形：黄黄色为探探测波形形，青色色为实测测波形4、均衡衡模拟器器把经过背背板的已已衰减信信号加到到示波器器的均衡衡模拟器器上，查查看经过过均衡的的信号眼眼图。根根据接收收芯片实实际情况况，我们们把FFFE和DFEE的抽头头数分别别设为33和1，点击击Traain，对对均衡器器进行训训练（图图12），就就得到了了均衡后后的信号号，其眼眼图如图图13所示示。图12 均衡器器的

16、设置置图13 经过均均衡的接接收端眼眼图对比图99可见，眼眼图质量量大大提提升，这这代表了了系统的的真实性性能，在在测试仪仪器内嵌嵌入均衡衡技术已已经成为为高速测测试的解解决方案案之一。注：眼图图显示时时看到波波形切断断现象的的解释：均衡算法法时会对对采样点点进行幅幅度的提提升，使使均衡后后的波形形与理想想的波形形（下图图中的ddecoode的的波形）相相减后得得到的差差值最小小。对于于高频的的码，为为了补偿偿其衰减减，均衡衡后的波波形可能能在上升升或下降降沿出现现比较高高的类似似于过冲冲的波形形，眼图图显示时时可能会会看到切切断的波波形。3. 结结论在本例中中，中兴兴通讯EEDA高高速实验验

17、室通过过使用虚虚拟探测测和均衡衡技术解解决了高高速串行行信号的的测试问问题。在在高速数数据传输输中，往往往采用用均衡处处理技术术来扩展展信号的的传输距距离，直直接测量量接收端端的信号号基本没没有意义义，因为为这根本本无法代代表接收收信号的的真实性性能。在在测试仪仪器内嵌嵌入均衡衡技术来来复现系系统的真真实性能能，已经经成为高高速测试试的重要要解决方方案。Eye Docctorr是LeCCroyy高端示示波器的的一个软软件包，它它包含两两个功能能：虚拟拟探测，均均衡模拟拟。这是是高速串串行数据据测试中中非常重重要的功功能，有有时候是是必需的的。虚拟探测测是高速速测试中中的一个个新方法法，可以以做

18、得相相当准确确，但需需要系统统的S参数，这这并不容容易得到到，可以以通过一一些仿真真软件提提取。参考资料料1. （美美） LLeCrroy Corrporratiion，Eyee Dooctoor OOperratoorss Maanuaal，20007年1月2. （美美） LLeo Wonng， Raambuus公司司，如何何解决高高速背板板的信号号完整性性问题，2006原创文章章：hhttpp:/ntrooniccs.ccom/pubblicc/arrt/aartiinfoo/idd/80000554788【请保留留版权，谢谢谢！】文文章出自自电子元元件技术术网。解决背板板互连中中信号完完

19、整性问问题的两两种方案案随着高带带宽业务务需求的的快速增增加，以以及满足足高速度度和性能能的新系系统开发发的增多多，在这这些互连连中的信信号完整整性变成成了在部部署高速速通信链链路和业业务时的的基本要要求，也也是工程程师面临临的主要要挑战之之一。本本文介绍绍两种简简单的信信号完整整性解决决方案，可可以有效效解决大大部分的的基本背背板互连连设计问问题。图图1：背板板问题-高速信信号随着着速率和和距离的的增加而而快速劣劣化。图图中显示示的是在在背板距距离在11英寸到到14英寸寸的条件件下5GGbpss数据传传输。不不断部署署的高带带宽业务务逐渐逼逼近已有有网络和和通信系系统基础础设施的的极限，推推

20、动了新新系统的的发展。在在升级现现有设备备或设计计新系统统以获得得更高速速链路时时，背板板互连的的信号完完整性是是需要解解决的一一个基本本问题，较较集中的的高速链链路为背背板互连连、以及及任何网网络或通通信系统统带来了了压力。应应用密集集的高速速链路引引入了噪噪声、串串扰和信信号劣化化，当在在跨背板板或电缆缆环境下下采用更更长的链链路时这这个问题题更严重重。这样样一来，在在这些互互连中的的信号完完整性变变成了在在部署高高速通信信链路和和业务时时的基本本要求。在在整个开开发过程程中，这这个基本本的设计计问题需需要特别别的关注注。高速速和宽带带系统的的普遍增增长在网网络和通通信设备备中引起起了独特

21、特的信号号完整性性问题，好好的信号号完整性性是提供供可靠通通信链路路的基本本要求。这这是一个个设计问问题，需需要在整整个开发发过程中中特别关关注。现现在已经经有简单单的信号号完整性性方案可可以用来来解决大大部分的的基本背背板互连连设计问问题。表表1：在FRR4材料料上，单单个数据据位的幅幅度损耗耗。典型型的背板板应用涉涉及到在在背板上上长达220英寸寸(500厘米)的数据据路径，以以及插在在背板上上的卡的的另外长长达100英寸(225厘米米)长度。绝绝大多数数的PCCB用FR44电介质质生产，因因为成本本和可用用性的原原因，这这种情况况将保持持很长的的时间。这些决定于频率的PCB印制线损耗、连

22、接器的滤波效应、PCB布局环绕连接器以及端点组件都使信号劣化，这影响到以低误码率发送和接收数据的能力。方案一：异步EQ技术通过了解在不同数据速率下PCB印制线的典型损耗特性，可以部分地理解信号完整性问题。一个品质因素是在感兴趣的数据速率下单个数据位的信号幅度损耗，如表1所示。连接器和布局非连续性效应增加了上面的问题，这两个问题趋向于产生在某些频率处的幅值响应下降，经常在某些临界频率上产生陡的滚降。图2：背板方案-有源均衡可以在低延迟的条件下高质量恢复劣化数据。图1显示了最大的数据路径长度约24英寸的背板上典型信号劣化情况，24英寸的长度中，14英寸为背板自身的长度。图中显示的波形来自于传统的背

23、板，而不是设计用于数据运行速率高达2.5Gbps的背板。如上面所显示，大多数的信号完整性问题可以采用简单的有源均衡方法解决。在一般的应用中，有源均衡可以去除高达80%的抖动。有源均衡器可以看成是一个无源均衡器(滤波器)和一个放大器的集成。通过适当的处理，可以得到能几乎消除有损线路影响的电路。最终电路的延时一般非常低，低于一个纳秒，这意味着对总体的系统延时产生的影响最小。滤波器和放大器的特性可以做成可调节，以使均衡器特性能更好地匹配链路特性。在这样一个异步电路中，片上PLL不会增加抖动，因此不会影响到链路的随机抖动预算。而且，因为均衡特性并不受特定的时钟速率约束，因此设置不需要随数据速率而改变，

24、而仅仅是传输路径的函数。可编程有源均衡器避免了信号处理的复杂性和自适应均衡器方案的功耗，可以设计用来产生在很宽范围的抖动条件下几乎平坦的响应。在很多情况下，自适应均衡器依赖于一些信号假设特性，例如数据速率或者编码，将给定电路的适应性限制到某些信号类型。在一些情况下还需要同步采样，这意味着需要采用一个参考时钟、一个时钟和数据恢复电路以及高速采样电路。同时具有输出预加重和输入均衡对于均衡器只能安装在通信链路的一端的情况非常有用。尽管两个方法大致上等同，一个好的均衡电路设计可以需要很少的调整就能得到最佳的结果。而且，输出预加重就是大大增强信号的高频部分，这会增加串绕噪声。图2显示了相对于早先图中相同

25、的背板而言信号所产生的变化，图中在链路的接收端增加了一个有源滤波器(Vitesse VSC7104)。注意到在背板的每个点上接收的均衡信号实质上是相同的，这表明了有源均衡器的抖动平衡能力。对于信号劣化主要是由于决定于PCB或者电缆损耗以及连接器的非连续性问题而产生的情况，可编程有源均衡器提供了一种简单、低成本、低功率、低延时，且非常灵活的解决方案。由于具有小的形状因子、低成本、低功率特点，有源均衡器IC可以最佳地放置在信号通路上。例如，可以用一连串这样的IC放置在插入到背板上的端口卡上的连接器附近，不仅改善整体信号，还中断了信号路径以扩大最大的覆盖距离。方案二：使用时钟数据恢复尽管基于铜线互联

26、系统信号的劣化主要是由于字符间干扰(确定性的抖动)组成，但是串扰和随机抖动这两类信号劣化可能需要进一步的解决措施。图3：利用基于CDR的EQ技术在从未知来源的光纤传输后恢复信号。在隔离较差的设计中，来自临近信号的耦合将增加抖动，这个抖动与被恢复信号是不相关的。在很多像并行光带这样的光电系统中，光电转换增加了与信号的数据内容无关的随机噪声。去除这些类型的抖动需要利用恢复时钟来对信号重新采样，对于包含时钟和数据恢复的架构就是如此。在信号劣化主要是由于随机影响引起的情况，清除这种确定性影响并不能为链路增加足够的裕量，需要一种具有时钟和数据恢复的解决方案。这种情况的非常典型的例子是包含了来自PCB印制线的确定性抖动和信号路径的光学部分的随机抖动分量，如图3所示。像CDR交叉点的VSC32xx系列这样的技术，包括了交叉点切换功能以及VSC310x器件的EQ性能，并增加了每通道CDR容量。通过在片上集成串行解串器、CDR和EQ技术，为OEM提供构建具有最佳系统性能的通信平台需要的全面工具。实际的应用结果显示，结合EQ和CDR技术可以消除背板信道长达1米、低成本电缆长达10米上的确定性和随机性抖动。在数据速率范围在155Mbps到4.25Gbps之间，VSC32xx器件产生低于80皮秒的抖动。