第五章第七章-第五章专用芯片系统设计.pdf

《第五章第七章-第五章专用芯片系统设计.pdf》由会员分享，可在线阅读，更多相关《第五章第七章-第五章专用芯片系统设计.pdf（11页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、2009-12-241系统集成芯片设计（系统集成芯片设计（SOCSOC）入门）入门系统集成芯片设计（系统集成芯片设计（SOCSOC）入门）入门第五章第五章 专用芯片系统设计专用芯片系统设计第五章第五章 专用芯片系统设计专用芯片系统设计第十章第十章 可测试结构设计可测试结构设计第十章第十章 可测试结构设计可测试结构设计1 大规模集成电路可测试设计的意义1 大规模集成电路可测试设计的意义 芯片生产后测试1 芯片封装完成后进行电路测试10 集成电路装上PCB后测试100集成电路测试的场合及测试成本比较集成电路测试的场合及测试成本比较集成电路测试的场合及测试成本比较集成电路测试的场合及测试成本比较集成

2、电路装上PCB后测试100 系统成套完成后测试1000 在使用现场测试10000集成电路的测试通常在测试设备上进行。将被测电路放在测试仪器上，测试设备根据需要产生一系列测试输入信号，加到输集成电路的测试通常在测试设备上进行。将被测电路放在测试仪器上，测试设备根据需要产生一系列测试输入信号，加到输入端入端，在电路的输出端获得输出信号在电路的输出端获得输出信号。将将入端入端，在电路的输出端获得输出信号在电路的输出端获得输出信号。将将测试输出与预期输出比较，如果两者相等，表明测试通过。测试结果的可靠性取决于测试信号的正确性和完整性。测试用的输入信号称为测试矢量信号或测试码。测试输出与预期输出比较，如

3、果两者相等，表明测试通过。测试结果的可靠性取决于测试信号的正确性和完整性。测试用的输入信号称为测试矢量信号或测试码。测试码的产生方法称为测试码生成，测试码可以由人工生成，也可以由计算机自动生成。对于具有n个输入的组合电路，每一个测试失量可以唯一决定一个无故障输出，因而每个测试向量都可以是一个测试。n个输入的电路，最多有2测试码的产生方法称为测试码生成，测试码可以由人工生成，也可以由计算机自动生成。对于具有n个输入的组合电路，每一个测试失量可以唯一决定一个无故障输出，因而每个测试向量都可以是一个测试。n个输入的电路，最多有2n n个测试矢量。对于一个具有n个输入并且在电路个测试矢量。对于一个具有

4、n个输入并且在电路内具有内具有m m个寄存器的电路个寄存器的电路，最多有最多有2 2(m+n)(m+n)个测试矢量个测试矢量。内具有内具有m m个寄存器的电路个寄存器的电路，最多有最多有2 2(m+n)(m+n)个测试矢量个测试矢量。很明显，当电路规模较大时，测试码的数目将过于庞大，使得测试变得实际上不可能进行。测试码的设计目标是希望以尽可能小的测试矢量集合，得到尽可能高的故障覆盖串。很明显，当电路规模较大时，测试码的数目将过于庞大，使得测试变得实际上不可能进行。测试码的设计目标是希望以尽可能小的测试矢量集合，得到尽可能高的故障覆盖串。数故障总数不可测故障已测故障数故障覆盖率100?与集成电路

5、的内部接点相比，I/O引脚要少得多，根本无法将所有需要激励和观察的节点全部引出；?只考虑改良测试方法，测试问题将成为十分?只考虑改良测试方法，测试问题将成为十分困难的问题?在设计电路逻辑功能的同时，还为今后能够高效率地测试提供方便，这就是可测试设计设计和测试之间的墙Oh no!Functionally correct!Were done!Oh no!What doesthis chip do?!Design EngineeringTest Engineering2009-12-2422 可测试设计基础 故障模型 可测性分析 测试向量生成 故障模拟故障模型Fault modeling 定义：描述

6、由于物理原因造成逻辑功能或时序故障的抽象模型 物理原因举例硅片的缺陷硅片的缺陷照相制版的缺陷掩码时的污染工艺过程中的不确定性有缺陷的氧化物为了便于分析和判断故障，需要将故障的特征进行抽象和分类，把在某一层次呈现同一样效果的故障并成一类。故为了便于分析和判断故障，需要将故障的特征进行抽象和分类，把在某一层次呈现同一样效果的故障并成一类。故障模型一般分为障模型一般分为：障模型一般分为障模型一般分为：功能块及故障模型功能块及故障模型 逻辑门级故障模型逻辑门级故障模型 晶体管级故障模型晶体管级故障模型逻辑门级故障模型 固定故障(Stuck-At FaultsStuck-At Faults)桥接故障(B

7、ridging FaultsBridging Faults)固定开路故障(TransistorTransistor StuckStuck-OpenOpen 固定开路故障(Transistor StuckTransistor Stuck-OpenOpenFaultsFaults)时滞故障(Delay FaultsDelay Faults)固定故障(Stuck-At FaultsStuck-At Faults)01101/0True ResponseTest VectorFaulty Response 仅有一条线上有固定型故障 出故障的线一直是0或者1(stuck-at-0/stuck-at-1)

8、故障线可能是一个门的输入或输出11/0stuck-at-0桥接故障(Bridging Faults)两根或多根信号线连接一起造成的故障 正逻辑时实现线与功能ABfgABf 负逻辑时实现线或功能BgABfgBgABfg固定故障使电路的逻辑值出错，但不会改变电路的结构。然而桥接故障不但可能改变电路的逻辑值，而且可能改变电路的拓扑结构。例如，如果在电路的同一条通路输入端与输出端之间存在桥接故障，则形成了反馈回路，此时组合电路受成了时序电路，并可能产生振荡。固定故障使电路的逻辑值出错，但不会改变电路的结构。然而桥接故障不但可能改变电路的逻辑值，而且可能改变电路的拓扑结构。例如，如果在电路的同一条通路输

9、入端与输出端之间存在桥接故障，则形成了反馈回路，此时组合电路受成了时序电路，并可能产生振荡。2009-12-243固定开路故障(Transistor Stuck-Open FaultsTransistor Stuck-Open Faults)0stuck-open?=previous state CMOS数字电路特有故障 固定故障将故障门作为组合电路处理，而固定开路故障具有时序电路的特征 固定开路故障造成输出不确定固定开路故障(Transistor Stuck-Open FaultsTransistor Stuck-Open Faults)0 1stuck-open1 0/0 0Initial

10、izationvectormemory 固定开路故障需要两组测试向量memorybehaviour时滞故障(Delay FaultsDelay Faults)一种动态故障 一块芯片在1MHz的频率下工作正常，但可能10MHz的频率下工作就不正常了。冗余故障 除上述故障模型外，还有一种故障，要么它是不可激活的，要么是无法检测出来的，这种故障称为冗余故障。除上述故障模型外，还有一种故障，要么它是不可激活的，要么是无法检测出来的，这种故障称为冗余故障。这种故障的特点是不影响电路的逻辑功能。这种故障的特点是不影响电路的逻辑功能。可测性分析 关键概念：可控制性(Controllability)、可观察性

11、(Observability)、可测性(TestabilityTestability)如果一个故障f能够被一组测试向量发现，那么就说这个故障是具有可测性的，否则f那么就说这个故障是具有可测性的，否则f就是不可测的向量可测性可控制性可观察性 用可测性分析来评估测试难易程度 不进行故障模拟就能定量估计测试难易程度可测性分析算法 基于传递引资法的TMES算法 CAMELOT算法 基于成本分析法的TEST/80算法基于成本分析法的TEST/80算法 SCOAP算法 基于信号概率法的PREDICT算法 STAFAN算法2009-12-244故障覆盖率 故障覆盖率T是用来衡量测试向量在测量一组给定的故障时

12、的测试能力。T=#测试出的故障数测试出的故障数#可测故障总数可测故障总数测试向量 完备的测试向量组：一组测试向量能够测试出一组故障中的所有可测试故障 衡量测试向量组的优缺是根据故障覆盖率 故障覆盖率达到95的测试向量算合格 IBM的要求是99.9测试向量生成算法组合电路测试 真值表 布尔差分法 D算法 PODEN算法时序电路测试时序电路的测试 和电路的初始状态相关 对不知道初始状态的电路测试-Time-frame Expansion Based:Extended D-algorithm(IEEE TC,1971),9-V Algorithm(IEEE TC,1976),EBT(DAC,1978

13、&1986)AC(CC1988)&1986),BACK(ICCD,1988),.-Simulation-Based:CONTEST(IEEE TCAD,1989),TVSET(FTCS,1988),.知道初始状态的电路测试-STALLION(IEEE TCAD,1988),STEED(IEEE TCAD,May 1991),.典型的测试流程Selecttarget faultGenerate testNo more faultsGenerate testfor targetFault simulateDiscarddetected faultsDone故障模拟(Fault Simulation

14、)评估测试向量组 帮助测试向量的生成 构建故障字典 分析电路在特定故障下的可操作性2009-12-245故障模拟概念Faulty Circuit#2(B/1)Faulty Circuit#F(D/0)Patterns(Sequences)(Vectors)Response ComparisonDetected?Fault-free CircuitFaulty Circuit#1(A/0)PrimaryInputs(PIs)Primary Outputs(POs)Detected?ABCD常用的故障模拟方法 并行故障模拟(Parallel Fault Simulation)演绎故障模拟(Dedu

15、ctive Simulation)同时故障模拟(Concurrent Simulation)()3 可测性结构设计可测性设计要注意的几个问题 测试向量尽量要少 容易生成测试向量 测试向量生成时间少 对其他电路的影响要小可测试设计(Design For Testability,DFT)Design For Testability,DFT)方法 专门设计方法(Ad-hoc Testing)扫描设计方法(Scan-type Testing)内建自测试设计方法(Built-In Self-Test)*没有那个可测试设计方法可以单独解决所有的测试问题*没有那个可测试设计方法可以对所有特定的电路有效扫描设

16、计方法 可提供较高质量的测试向量 可使测试设计自动化 全面缩短测试运行时间 需要额外的硬件开销电平敏感扫描设计 Level-Sensitive Scan Design(LSSD)IBM首创首创 基本原则基本原则电平触发代替边沿触发电平触发代替边沿触发克服竞争问题克服竞争问题电平触发代替边沿触发电平触发代替边沿触发，克服竞争问题克服竞争问题所有寄存器都可以被转变成串行移位寄存器所有寄存器都可以被转变成串行移位寄存器 基本单元：移位寄存器基本单元：移位寄存器SRL(Shift Register Latch)2009-12-246内建自测试设计方法 Built-In Self-Test(BIST)芯

17、片内部由伪随机序列发生器产生测试向量，并进行分析 伪随机序列发生器是一个线性反馈移位寄存器LFSR(Linear Feedback Shift Registers)线性反馈移位寄存器LFSRD1D2D3D4+Type 1D1D2D4+Type 2D3D是D触发器BIST的优点 减少输入输出脚上的通讯量 可以使电路初始化和观测更简单 尽可能地排除了不同测试方式的生成 等到公正的故障覆盖率和经典故障模型 减少测试时间 可以在烧写电路的时候进行测试系统级测试技术边界扫描测试技术Boundary Scan Test最广泛的系统级测试技术历史1988Joint Test Action Group(JTA

18、G)proposed Boundary Scan Standard19901990Boundary Scan approved as IEEE Std.1149.1-1990Boundary Scan Description Language(BSDL)proposed by HP19931149.1a-1993 approved to replace 1149.1-19901994 1149.1b BSDL approved1995 1149.5 approvedIEEE1149.1标准又称为JTAG应用目标JTAG 可以用在：1、芯片内2、芯片间通讯3、模块内4、模块间通讯5、子系统6、系

19、统7、多芯片模块2009-12-247带JTAG的芯片基本结构I/O PinsI/O PinsBoundary ScanCellBoundary ScanPathInternalLogicUTDITRST*MXMiscellaneous RegistersBypass RegisterInstruction RegisterTAPControllerTMSTDOTCKLogicSinSout芯片的边界扫描电路TDesign-Spec.Reg.BS RegisterDevice-ID Reg.MUXTDO011DC1ENData RegistersTAPIR decodeInstruction

20、RegisterBypass Reg.(1 bit)TAPCTDOTDITMSTCKSelectTCKEnableClockDRShiftDRUpdateDRClockIRShiftIRUpdateIRReset*TRST*33JTAG的硬件模块 TAP(Test Access Port):TMS,TCK,TDI,TDO,TRST*(optional)TAP Controller:A finite state machine with 16 statesInput:TCK,TMSOutput:9 or 10 signals included ClockDR UpdateDROutput:9 o

21、r 10 signals included ClockDR,UpdateDR,ShiftDR,ClockIR,UpdateIR,ShiftIR,Select,Enable,TCK and the optional TRST*.IR(Instruction Register)TDR(Test Data Registers):Mandatory:Boundary scan register and Bypass register Optional:Device-ID register,Design-Specific registers,etc.总线协议 信号SignalsTDI:Test Data

22、 InTDO:Test Data OutTMS:Test Mode SelectionTCK:Test ClockTRST*(optional):Test Reset 基本操作 Basic operations Instruction sent(serially)over TDI into instruction register.Selected test circuitry configured to respond to instruction.Test instruction executed.Test results shifted out through TDO;new test

23、data on TDI may be shifted in at the same time.一个典型的边界扫描单元shifterSOUTUpdateDRClockDRINOUT01MUXMode_ControlIDQQBSINIDQQA01MUX操作步骤操作步骤:1.Normal:Mode_Control=0;IN-OUT2.Scan:ShiftDR=1,ClockDR;TDI-.-SIN-SOUT-.TDO3.Capture:ShiftDR=0,ClcokDR;IN-QA,OUT driven by IN or QB4.Update:Mode_Control=1,UpdateDR;QA-O

24、UTTAP控制器的状态图1 10Test-Logic-Reset011100000101Select-DR-ScanSelect-IR-ScanCapture-DRCapture-IRShift-DRShift-IRRun-test/idleControl of instruction registersControl of data registers10101110 10110100000Exit1-DRExit1-IRPause-DRPause-IRExit2-DRExit2-IRUpdate-DRUpdate-IR12009-12-248TAP控制器的状态说明 Test-Logic-R

25、eset:normal mode Run-Test/Idle:wait for internal test such as BIST Select-DR-Scan:initiate a data-scan sequence Capture-DR:load test data in parallel Shift-DR:load test data in series Exit1-DR:finish phase-1 shifting of data Pause-DR:temporarily hold the scan operation(allow the bus master to reload

26、 data)Exit2-DR:finish phase-2 shifting of data Update-DR:parallel load from associated shift registers第七章第七章 实时操作系统介绍实时操作系统介绍第七章第七章 实时操作系统介绍实时操作系统介绍系统集成芯片设计（系统集成芯片设计（SOCSOC）入门入门系统集成芯片设计（系统集成芯片设计（SOCSOC）入门入门44第十二讲第十二讲 嵌入式软件与实时操作系统嵌入式软件与实时操作系统第十二讲第十二讲 嵌入式软件与实时操作系统嵌入式软件与实时操作系统主要内容?嵌入式软件及其开发嵌入式软件及其开发嵌入式

27、软件及其开发嵌入式软件及其开发?嵌入式操作系统及系统开发?典型嵌入式操作系统介绍45嵌入式系统的软件 简单的嵌入式应用若嵌入式系统的功能需求比较简单，如电动玩具、空调、冰箱等，则嵌入式系统软件只需完成较简单的功能，就不需要嵌入式操作系统的支持。46如：基于8051的应用 儿童玩具、汽车系统等等 复杂的嵌入式应用若功能比较复杂，需要网络功能、存储器管理、进程/线程管理等，则通过嵌入式操作系统的帮助，可以加快嵌入式系统软件的开发进度和可靠性。简单的嵌入式应用的开发过程 简单的嵌入式应用的开发过程 在个人电脑上配置交叉开发环境、安装仿真器，编写程序，交叉编译，在仿真器上运行测试并修改直到软件满足需求

28、；47xlanchen2006.5.17Embedded Operating Systems47运行测试并修改直到软件满足需求；利用面包板开发和调试软、硬件 利用编程器将软件烧到开发好的系统中进行现场运行测试嵌入式软件开发面临的问题 涉及多种CPU及多种OS 开发工具种类繁多 嵌入式软件变换更新周期比较快48xlanchen2006.5.17Embedded Operating Systems48 嵌入式软件开发周期短2009-12-249?嵌入式系统开发(软硬件协同设计）嵌入式软件的开发嵌入式硬件的开发嵌入式系统的集成测试嵌入式软件的开发49嵌式硬件的开发嵌入式软件的开发嵌入式硬件的开发嵌入

29、式系统的集成测试与验?嵌入式系统实现的最高形式是SOC主要内容?嵌入式软件及其开发?嵌入式操作系统及系统开发嵌入式操作系统及系统开发嵌入式操作系统及系统开发嵌入式操作系统及系统开发?典型嵌入式操作系统介绍501.4 嵌入式操作系统 简单的说，嵌入式操作系统就是支持嵌入式系统工作的操作系统。在本质上与通用的操作系统没有太大的区别，一般用于比较复杂的嵌入式系统中，例如手机、PDA等电子类消费产品机顶盒、路由器等对嵌入式系统的硬件有较高的要求51 对嵌入式系统的硬件有较高的要求基于嵌入式操作系统的嵌入式应用开发1.确定需求2.根据需求选择合适的硬件硬实时/软实时系统？什么处理器？哪些辅助硬件？3.选

30、择嵌入式操作系统4.选择开发平台编程语言、软件开发工具52实际的开发平台包括硬件开发平台、操作系统、编程语言以及软件开发工具5.编写并优化代码一般在主机系统上进行开发和优化工作。代码优化主要在软件执行速度和软件尺寸之间取得平衡，满足嵌入式系统对速度和存储空间的限制。在嵌入式开发中，一般需要避免使用大型的软件库，避免使用递归编程，减少堆栈的消耗。6.在模拟器或者开发板上调试嵌入式软件系统的指标尺寸 满足硬件限制实时性个优先级高的任务能够得到立即的、没有延迟的服务，不需要等待任何其他优先级低的任务，一旦它得到CPU的使用权，将一直执行直到工作结束或者出现更高级别的进程。为了满足这样的需求，嵌入式操

31、作系统必须具有高效的中53为了满足这样的需求，嵌入式操作系统必须具有高效的中断处理能力和高效的IO能力 硬实时，确保系统中的关键任务在确定的时间得到响应，不能有失败的情况，否则会出现严重后果 软实时，设计的时候是有响应时间要求的，但是偶尔某些任务的响应时间超过这个限制也不会有严重的后果 非实时系统，无响应时间的要求网络能力人机交互能力实时系统的几个指标 预测反应时间 可调度性 强负载下的稳定性54xlanchen2006.5.17Embedded Operating Systems542009-12-2410主要内容?嵌入式系统基本概念?嵌入式硬件的发展?嵌入式软件及其开发55?嵌入式操作系统

32、及系统开发?典型嵌入式操作系统介绍典型嵌入式操作系统介绍典型嵌入式操作系统介绍典型嵌入式操作系统介绍1.5 嵌入式操作系统一览56Embedded Operating Systems常见嵌入式实时操作系统 RTlinux及其他嵌入式实时Linux uC/OS II wind river systems公司的Vxworks QNX software systems公司的QNX。57xlanchen2006.5.17Embedded Operating Systems57 QNX software systems公司的QNX。pSOS OS/9 VRTX eCOS常见嵌入式非实时操作系统 Micr

33、osoft公司的windows CE、Embedded windows xp Palm公司的Palm OS 58xlanchen2006.5.17Embedded Operating Systems58 symbian公司的EPOC 一些嵌入式Linux系统几种嵌入式操纵系统的比较 Window CE 由桌面操作系统演变而成的实时嵌入式操作系统Wi dCE是非开放性OS使第三方很难59 Windows CE是非开放性OS，使第三方很难实现产品的定制 占用过多的RAM，应用程序庞大 在内核结构的设计中并未考虑适应系统的高度可裁减性的要求几种嵌入式操纵系统的比较 Palm OS 专门为掌上电脑开发

34、的操作系统 有开放的操作系统应用程序接口(API)，支持开发商根据需要自行开发应用程序60持开发商根据需要自行开发应用程序 是面向个人信息辅助应用的 操作系统2009-12-2411几种嵌入式操纵系统的比较 嵌入式Linux 开发源代码 内核小61 效率高 裁剪后的系统很适合于如信息家电等嵌入式系统的开发嵌入式操作系统的发展趋势 ASOS（application specific operating systems）面向应用的、专用特制的嵌入式实时操作系统 面向特定应用的简化型系统调用接口，专门支持一种或一类嵌入式应用 最小内核处理集，系统开销小，运行效率高，并可用于各种非计算机设备62非计算

35、机设备 可伸缩性、可裁减的系统体系结构，提供多层次的系统体系结构 具有各种即插即用的设备驱动接口 具有网络如Internet或无线接入功能，提供TCP/UDP/IP/PPP协议支持及统一的 MAC 访问层接口，为各种移动计算设备预留接口嵌入式操作系统的发展趋势 ASOS与通用型RTOS的区别 ASOS更强调面向应用的功能专用性，如面向某一（组）应用的高可靠性的部分功能集，而并不像RTOS的系统通用性与系统资源可配置性ASOS更强调面向应用的实时高性能而并不像63 ASOS更强调面向应用的实时高性能，而并不像RTOS强调的系统整体效率 ASOS更强调系统结构的可伸缩性和可裁减性，一个极典型的例子是传真机操作系统（OS for FAX Machine）；ASOS更强调与Internet的连接，特别是无线接入接口ASOS的应用领域 信息家电 机顶盒、WebTV、网络冰箱、网络空调等医疗仪器 嵌入式心脏起搏器、嵌入式放射设备及分析监护设备 等64设备 等 智能汽车 集通信、信息、导航、娱乐和各类汽车安全电子系统于一体的车载盒 智能交通 智能综合路口控制机、路车交互系统、新型停车系统、高速公路的信息监控与收费综合管理系统作业1介绍VxWorks嵌入式实时操作系统(竺仁)。2介绍uCOSII嵌入式实时操作系统(梅裕武)。65(梅裕武)。