集成电路(芯片)封装的发展过程.pdf

《集成电路(芯片)封装的发展过程.pdf》由会员分享，可在线阅读，更多相关《集成电路(芯片)封装的发展过程.pdf（7页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、集成电路封装的发展过程集成电路封装的发展过程 近年来，半导体器件为实现高功能化和高集成化，使得布线更微细，结构更复杂，芯片尺寸大型化。同时，为实现高密度安装，出现了 SMT 工艺，要求封装件向小型化薄型化发展。另一方面为了满足高功能半导体多引线化的要求还出现了多引线大型封装。封装技术是一种将集成电路打包的技术。拿我们常见的内存来说，我们实际看到的体积和外观并不是真正的内存的大小和面貌，而是内存芯片经过打包即封装后的产品。这种打包对于芯片来说是必须的，也是至关重要的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技

2、术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB的设计和制造，因此它是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁-芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，对于很多集成电路产品而言，封装技术都是非常关键的一环。芯片的封装技术种类实在是多种多样，诸如DIP、QFP、TSOP、BGA、CSP等等，一系列名称看上去都十分繁杂，其实，只要弄清芯片封装发展的历程也就不难理解了。芯片的封装技术已经历经好几代的变迁，技术指标一代

3、比一代先进，包括芯片面积与封装面积之比越来越接近包括芯片面积与封装面积之比越来越接近，适用频率越来越高，耐温性能越来越好，以及引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等，都是看得见的变化。电子产品正朝着便携式/小型化、网络化和多媒体化方向发展，这种市场需求对电路组装技术提出了相应的要求：单位体积信息的提高（高密度化）；单位时间处理速度的提高（高速化）。为了满足这些要求，势必要提高电路组装的功能密度，这就成为了促进芯片封装技术发展的最重要的因素。CPU和其他超大型集成电路在不断发展，集成电路的封装形式也不断作出相应的调整变化，而封装形式的进步又将反过来促进芯片技术向前发展。

4、从封装结构可以这样地归纳封装的发展进程：TOTODIPDIPLCCLCCQFPQFPTSOPTSOPBGABGACSPCSPPGAPGALGALGAMCMMCM3D3D。1 1、TOTO 封装封装，IC 封装史始于 30 多年前。当时采用金属和陶瓷两大类封壳，它们凭其结实、可靠、散热好、功耗大、能承受严酷环境条件等优点，满足从消费电子产品到空间电子产品的需求。但它们有诸多制约因素，即重量、成本、封装密度及引脚数。最早的金属壳是 TO 型，俗称“礼帽型”如图 1。；陶瓷壳是扁平长方形，如图 2。2 2、DIPDIP（Dual InDual In-line Packageline Package）

5、双列直插式封装）双列直插式封装 DIP封装特点：(1)适合PCB的穿孔安装，操作方便；(2)比TO型封装易于对PCB布线；(3)芯片面积与封装Pic 2 Pic 1 Pic 3 DIP-tab Dual Inline Package with Metal Heatsink 面积之间的比值较大，故体积也较大；（4）外部引脚容易在芯片的插拔过程当中损坏，不太适用于高可靠性场合；（5）DIP封装还有一个致命的缺陷，那就是它只适用于引脚数目小于100 的中小规模集成电路。有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装结构形式有

6、：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近面积之比，这个比值越接近l l越好越好。以采用40根I/O引脚塑料双列直插式封装(PDIP)的CPU为例，其芯片面积其芯片面积/封装封装面积面积=（3 x33 x3）/（151524 x 5024 x 50）=1=1：8686，离l相差很远。这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。3 3、LCC(Leaded

7、Chip Carriers)LCC(Leaded Chip Carriers)有引脚芯片载体有引脚芯片载体，到60年代末，四边有引线较大的封装出现了。那时还不太注意压缩器件的外形尺寸。但大封壳占用PCB面积多，于是开发出引线陶瓷芯片载体（LCCC）。1976年1977年间，它的变体即塑料有引线载体（PLCC）面世，且生存了约10年，其引脚数有16个132个。4 4、QFPQFP（Quad FlatQuad Flat PackagePackage）翼型四边扁平封装翼型四边扁平封装，20世纪80年代中期开发出的四方型扁平封装（QFP）接替了PLCC。与DIP相比，QFP同样采用了引脚方式，不同的是

8、改变了引脚从两列伸出的方式，而是芯片四面全部有引脚，并且引脚从直插式改为了欧翘状。QFP的特点是：(1)用SMT表面安装技术在PCB上安装布线，操作方便；(2)封装外形尺寸小，寄生参数减小，适合高频应用；(3)可靠性高。（4）引脚从直插式改为了欧翘状，引脚间距可以更密，引脚可以更细。（故在整个芯片面积不变的情况下可以容纳更多的引脚，同时信号稳定性好，能够满足芯片高频率工作的需求）QFP的引脚间距目前已从1.27 mm发展到了0.3 mm。由于引脚间距不断缩小，I/O 数不断增加，封装体积也不断加大，给电路组装生产带来了许多困难，导致成品率下降和组装成本的提高。另方面由于受器件引脚框架加工精度等

9、制造技术的限制，0.3 mm0.3 mm已是已是QFPQFP引脚间距的极限引脚间距的极限，这都限制了组装密度的提高。0.5 mm引脚间距、304条引脚已经是目前电子封装生产所能制造QFP封装的最大值。Pic 5 Pic 6 Pic 4 以0.5mm焊区中心距、208根I/O引脚QFP封装的CPU为例，如果外形尺寸为28mm x 28mm，芯片尺寸为lOmmx 10mm，则芯片面积封装面积二则芯片面积封装面积二(10 x 10)(10 x 10)(28 x 28)(28 x 28)二二l l：7 78 8，由此可见QFP封装比DIP封装的尺寸大大减小。5 5、TSOPTSOP（ThinSmall

10、 Outline PackageThinSmall Outline Package）薄型小尺寸封装）薄型小尺寸封装,TSOP封装是在芯片的周围做出引脚，采用SMT技术（表面贴装技术）直接附着在PCB板的表面。TSOP封装适合高频应用环境，可靠性也比较高。同时TSOP封装具有成品率高、价格便宜等优点，得到了极为广泛的应用。TSOP封装方式中，内存芯片是通过芯片引脚焊接在内存芯片是通过芯片引脚焊接在PCBPCB板上的板上的，焊点和PCB板的接触面积较小，使得芯片向PCB板传热就相对困难。而且TSOP封装方式的内存在频率超过150 MHz后，会产生较大的信号干扰和电磁干扰。但到了DDR2时代由于内存

11、需要更高的频率，所以TSOP才被BGA/CSP等封装逐步替代。6 6、BGABGA /CSP/CSP：（Ball Grid Array Package）球栅阵列封装/（Chip Size Package）芯片尺寸封装。BGABGA：的I/O引线以圆形或柱状焊点圆形或柱状焊点按阵列形式分布在封装下面，引线间距大间距大、长度短长度短，这样BGA消除了精细间距器件中由于引线而引起的共面度和翘曲共面度和翘曲的问题。BGA技术的优点是可增加I/O数和间距，消除QFP技术的高引脚数带来的生产成本和可靠性问题。其特点有：(1)I/O引脚数虽然增多（如1.27 mm间距的BGA在25 mm边长的面积上可容纳3

12、50个I/O，而0.5 mm间距的QFP在40 mm边长的面积上只容纳304个I/O），但I/O 引线间距大（如1.0 mm，1.27 mm），从而提高了组装成品率；(2)虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能；封装可靠性高（不会损坏引脚），焊点缺陷率低，焊点牢固。(3)厚度比QFP减少l/2以上，重量减轻3/4以上；(4)有较好的电特性，由于引线短，导线的自感和导线间的互感很低，频率特性好。(5)管脚水平面同一性较QFP容易保证，因为焊锡球在溶化以后可以自动补偿芯片与PCB之间的平面误差。回流焊时，焊点之间的张力产生良好的自对中效果，允许有5

13、0%的贴片精度误差。(6)BGA封装仍与QFP、PGA一样，占用基板面积过大。(7)能与原有的SMT贴装工艺和设备兼容，原有的丝印机、贴片机和回流焊设备都可使用。Tessera公司在BGA基础上做了改进，研制出另一种称为BGABGA的封装技术，按0.5mm焊区中心距，芯片面积封装芯片面积封装面积的比为面积的比为l l：4 4，比BGA前进了一大步。CSPCSP：BGA的兴起和发展尽管解决了QFP面临的困难，但它仍然不能满足电子产品向更加小型、更多功能、更高可靠性对电路组件的要求，也不能满足硅集成技术发展对进一步提高封装效率和进一步接近芯片本征传输速率Pic 7 Pic 8 Pic 9 Pic

14、10 的要求，所以更新的封装CSP又出现了，它的英文含义是封装尺寸与裸芯片相同或封装尺寸比裸芯片稍大。日本日本电子工业协会对电子工业协会对CSPCSP规定是芯片面积与封装尺寸面积之比大于规定是芯片面积与封装尺寸面积之比大于80%80%。94年9月，日日本三菱电气研究出一种芯片面积本三菱电气研究出一种芯片面积/封装面积封装面积=1=1：1.11.1的的CSPCSP封装结构封装结构。CSP与BGA结构基本一样，只是锡球直径和球中心距缩小了、更薄了，这样在相同封装尺寸时可有更多的I/O 数，使组装密度进一步提高，可以说CSP是缩小了的BGA。图11是CSP封装技术的内存芯片。CSP封装具有以下特点：

15、(1)满足了LSI芯片引出脚不断增加的需要；(2)解决丁IC裸芯片不能进行交流参数测试和老化筛选的问题；(3)封装面积缩小到BGA的1/4甚至1/10，延迟时间大大缩小。7 7、PGAPGA（Pin Gird Array PackagePin Gird Array Package）格栅阵列封装）格栅阵列封装 PGA封装最大的优点是安装方便，适用于高频率芯片。PGA封装在芯片下方围着多层方阵形的插针，每层方阵形插针是沿芯片的四周、间隔一定距离排列的，根据针脚数目的多少，可以围成26圈。PGA封装缺点是耗电量较大。从486时代开始，出现了一种名为ZIF（Zero Insertion Force S

16、ocket，零插拔力插槽）的CPU插槽，使用PGA封装的CPU可以很轻松地插入这种插槽中，并将扳手压回原处，利用插槽本身的特殊结构产生的挤压力，使CPU的针脚与插槽“亲密”接触。反之，拆卸CPU时只须将插槽的扳手轻轻抬起，则压力解除，CPU即可轻松取出。这种插槽一直沿用至今，专门用于安装和拆卸PGA封装的CPU。8 8、LGALGA（Land Grid ArrayLand Grid Array）栅格阵列封装）栅格阵列封装，这种封装技术实际上是PGA 封装的改良。和PGA封装相比，LGA首先将底部的所有引脚去掉，转而变成了平面上的大量触点。这样一来就彻底消除了PGA封装引脚密度增加之后相互的信号

17、干扰问题。LGA封装可以直接上锡装在PCB上，也可以通过LGA插座与芯片连接，在采用这样的连接方式Pic 11 Pic 14 后，芯片与PCB的距离得以显著缩短，使得LGA封装的电气性能更好于PGA。正是因为LGA封装拥有更为优秀的特性，使得当今各种高密度的CPU、FPGA、DSP等芯片都纷纷转向LGA封装，其中Intel早在2005年就将旗下的Pentium、Celeron处理器转为LGA封装，从而保证CPU频率的提升不受封装电气性能的阻碍，其它芯片厂商也开始全面为用户提供LGA封装的产品。毫无疑问，LGA封装将会在未来逐步取代PGA，成为主流的芯片封装形式。9 9、MCMMCM（Multi

18、 ChipMulti Chip ModelModel）多芯片组件）多芯片组件，BGA封装比QFP先进，但它的芯片面积/封装面积的比值仍很低。这时有人设想，当单芯片一时还达不到多种芯片的集成度时，能否将多个集成电路芯片在高密度多层互联基板上用表面安装技术（SMT）组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。Intel推出的新一代处理器酷睿2双核处理器采用了MCM技术，拥有两个处理核心，能更好地运行多个程序，现在酷睿2四核处理器也已经开始大量上市，从这里开始，Intel CPU封装历史又要迈开新的一步。MCM的特点有：

19、（1）封装延迟时间缩小，易于实现组件高速化；（2）缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3；（3）可靠性大大提高；1010、3D3D封装技术封装技术，在上述文章中我们介绍的所有封装技术，伴随着芯片体积的增加最后封装出来的产品面积也将会显著增加。那在现有技术条件和有限的空间内，如何进一步提升晶体管的密度？业界想到了让芯片纵向发展的办法。3D封装技术也因此诞生。3D封装可以通过两种方法实现：封装内的裸片堆叠和封装堆叠，如图15，封装堆叠又可分为封装内的封装堆叠和封装间的封装堆叠。两种方法各有利弊。总体上说：（1）封装堆叠已经研发出不同的形式，这种封装使得能够堆叠来自不同供应

20、商和混合集成电路技术的裸片，也允许在堆叠之前进行预烧和检测。（2）封装堆叠包括翻转一个已经检测过的封装，并堆叠到一个基底封装上面，后续的互连采用线焊工艺。封装堆叠的装配过程类似于裸片堆叠CSP。封装堆叠在印制板装配的时候需要另外的表面安装堆叠工艺。（3）因为裸片堆叠CSP在开发Z方向空间（即高度）的同时还保持了其X和Y方向上的元件大小（厚度即使增加也是非常小），这种封装已经被很多手机应用所接受。裸片堆叠CSP封装的主要缺点在于堆叠中的一层集成电路出现问题，所有堆叠的裸片都将报废，但毫无疑问裸片堆叠能够获得更为紧凑的芯片体积。总结：总结：【1 1】19651965年至今集成电路封装的生命周期年至

21、今集成电路封装的生命周期 【2 2】单芯片封装向多芯片封装的演变】单芯片封装向多芯片封装的演变 【3 3】以以208208引脚为例，不同封装形式组装面积对比引脚为例，不同封装形式组装面积对比 就芯片水平来看,二十一世纪的封装技术发展将呈现以下趋势:(1)单芯片向多芯片发展;(2)平面封装(MCMs)向立体封装(三维封装)发展;(3)独立芯片封装向集成封装发展;(4)SOC(system on a chip)和圆片规模集成WSI(wafer scale integration)将是人们致力研究和应用的方向。1鲜飞.芯片封装技术的发展历程.印制电路信息,SMT,2009(NO.6):65-69.2吴懿平,鲜飞.电子组装技术M.武汉:华中科技大学出版社,2006.3张文典.实用表面组装技术（第二版）M.北京:电子工业出版社,2006.4微电子封装技术的发展与展望.李枚.半导体杂志,2000(25-2):32-36 5照明技术http:/.