第七章存储器和复杂可编程器件lhc.ppt

《第七章存储器和复杂可编程器件lhc.ppt》由会员分享，可在线阅读，更多相关《第七章存储器和复杂可编程器件lhc.ppt（52页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、第七章存储器和复杂可编程器件lhc现在学习的是第1页，共52页教学基本要求：教学基本要求：1、掌握半导体存储器字、位、存储容量、地址等基、掌握半导体存储器字、位、存储容量、地址等基本概念；本概念；2、掌握、掌握RAM、ROM的工作原理及典型应用；的工作原理及典型应用；3、了解存储器的存储单元的组成及工作原理；、了解存储器的存储单元的组成及工作原理；4、了解、了解CPLD、FPGA的结构及实现逻辑功能的编的结构及实现逻辑功能的编程原理。程原理。现在学习的是第2页，共52页概概 述述半导体半导体存储器存储器能存放大量二值信息的半导体器件。能存放大量二值信息的半导体器件。存储器的主要性能指标存储器的

2、主要性能指标:存取时间多长存取时间多长存储速度存储速度存储数据量多大存储数据量多大存储容量存储容量 可编程逻辑器件可编程逻辑器件是一种通用器件，其逻辑功能是由用户是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定的。它具有集成度高、结构灵活、通过对器件的编程来设定的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。处理速度快、可靠性高等优点。现在学习的是第3页，共52页7.1 只读存储器只读存储器7.1.1 ROM的定义与基本结构的定义与基本结构 7.1.2 二维译码二维译码 7.1.3 可编程可编程ROM7.1.4 集成电路集成电路ROM 7.1.5 ROM的读操作与定时图的读操

3、作与定时图 7.1.6 ROM应用举例应用举例 现在学习的是第4页，共52页存储器存储器 RAM(Random-Access Memory)ROM(Read-Only Memory)RAM(随机存取存储器随机存取存储器):在运行状态可以随时进行读或写操作。在运行状态可以随时进行读或写操作。存储的数据必须有电源供应才能保存存储的数据必须有电源供应才能保存,一旦掉电一旦掉电,数据全部丢失。数据全部丢失。ROM(只读存储器只读存储器)：在正常工作状态只能读出信息。在正常工作状态只能读出信息。断电后信息不会丢失，常用于断电后信息不会丢失，常用于存放固定信息（如程序、常数等）存放固定信息（如程序、常数等

4、）。固定固定ROM 可编程可编程ROM PROM EPROM E2PROM SRAM(Static RAM)：静态：静态RAMDRAM(Dynamic RAM)：动态动态RAM1.存储器的分类存储器的分类现在学习的是第5页，共52页2.几个几个基本概念基本概念存储容量：存储容量：存储二值信息的总量。存储二值信息的总量。字数：字数：字的总量。字的总量。字长（位数）：字长（位数）：表示一个信息二进制码的位数称为一个表示一个信息二进制码的位数称为一个 字，字的位数称为字长。字，字的位数称为字长。存储容量存储容量M字数字数位数位数地址地址：每个字的编号。：每个字的编号。字字数数=2n（n为存储器外部地

5、址线的线数）为存储器外部地址线的线数）Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行 地地 址址 译译 码码 器器 A5 A3 A2 A1 A0 A6 A7 现在学习的是第6页，共52页 只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器只读存储器(Read-Only Memory)。ROM的分类的分类:按写入情况划分按写入情况划分 固定固定ROM可编程可编程ROMPROM EPROM E2PROM 按存贮单元中器件按存贮单元中器件划分划分 二极管二极管ROM三极管三极管ROMMOS管管R

6、OM7.1.1 ROM的定义与基本结构的定义与基本结构现在学习的是第7页，共52页存储矩阵存储矩阵 7.1.1 ROM的定义与基本结构的定义与基本结构数据输出数据输出 控制信号输入控制信号输入 输出控制电路输出控制电路 地址译码器地址译码器地址输入地址输入地址译码器地址译码器存储矩阵存储矩阵 输出控制电路输出控制电路现在学习的是第8页，共52页1）ROM（二极管（二极管PROM）结构示意图结构示意图 D3 D2 D1 D0+5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线-4 线线 译译码码器器 存储存储 矩阵矩阵位线位线字线字线输出控制电路输出控制电路M=

7、4 4地址译码器地址译码器现在学习的是第9页，共52页 D3 D2 D1 D0+5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线-4 线线 译码器译码器 字线与位线的每个交点都是一个存储字线与位线的每个交点都是一个存储单元。交点处有二极管单元。交点处有二极管 相当存相当存1 1，无二极管相当存，无二极管相当存0 0。当当OE=1时时:输出为高阻状态。输出为高阻状态。000101111101111010001101地地 址址A1 A0 D3 D2 D1 D0 内内 容容当当OE=0时时:现在学习的是第10页，共52页 A6 A7 A4 A5 D0+VDD R

8、R R R Y0 Y1 Y14 Y15 4线线|1 16 6线线 译译码码器器 1 16 6 线线-1线线数数据据选选择择器器 A2 A3 A0 A1 A2 A3 A0 A1 S2 S3 S0 S1 I0 I1 I14 I15 Y 字线字线存储存储 矩阵矩阵位线位线l字线与位线的每字线与位线的每个交点都是一个个交点都是一个存储单元。存储单元。l交点处有交点处有MOS管管相当存相当存0，无，无MOS管相当存管相当存1。7.1.2 二维译码二维译码思考题：思考题：该存储器的容量是多少该存储器的容量是多少?现在学习的是第11页，共52页7.1.3 可编程可编程ROM256个存储单元排成个存储单元排成

9、16 16的矩阵：的矩阵：行译码器从行译码器从16行中选出要读行中选出要读的一行；的一行；列译码器再从选中的一行存储列译码器再从选中的一行存储单元中选出要读的一列的一个单元中选出要读的一列的一个存储单元。存储单元。如选中的存储单元的如选中的存储单元的MOS管的浮管的浮栅注入了电荷，该管截止，读栅注入了电荷，该管截止，读得得1；相反读得；相反读得0。（256 1位位 EPROM）现在学习的是第12页，共52页7.1.4 集成电路集成电路ROM D7 D0 PGM 输输出出缓缓冲冲器器 Y 选选通通 存存储储阵阵列列 CE OE 控控制制逻逻辑辑 Y 译译码码 X 译译码码 A16 A0 VPP

10、GND VCC AT27C010 128K8位位ROM 编程选通信号编程选通信号输出使能控制输出使能控制片选信号片选信号现在学习的是第13页，共52页 工作模式工作模式A16 A0 VPP D7 D0 读读00XAi X数据输出数据输出输出无效输出无效X1XXX高阻高阻等待等待1XXAi X高阻高阻快速编程快速编程010Ai VPP 数据输入数据输入编程校验编程校验001Ai VPP 数据输出数据输出CEOEPGM现在学习的是第14页，共52页7.1.5 ROM的读操作和定时图的读操作和定时图（2）加入有效的片选信号）加入有效的片选信号 CEOE（3）使输出使能信号）使输出使能信号 有效，经过

11、一定延时后，有效数据有效，经过一定延时后，有效数据出现在数据线上；出现在数据线上；CEOE（4）让片选信号）让片选信号 或输出使能信号或输出使能信号 无效，经过一定延时无效，经过一定延时后数据线呈高阻态，本次读出结束。后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；）欲读取单元的地址加到存储器的地址输入端；tCE tAA 读读出出单单元元的的地地址址有有效效 CE tOE OE D7 D0 数数据据输输出出有有效效 tOZ tOH A16 A0 现在学习的是第15页，共52页（1）用于存储固定的专用程序用于存储固定的专用程序（2）利用利用ROM可实现查表或码制变换

12、等功能可实现查表或码制变换等功能 查表功能查表功能 查某个角度的三角函数。查某个角度的三角函数。把变量值（角度）作为地址码，其对应的函数值作为存放在把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为该地址内的数据，这称为“造表造表”。使用时，根据输入的地址。使用时，根据输入的地址(角角度度)，就可在输出端得到所需的函数值，这就称为，就可在输出端得到所需的函数值，这就称为“查表查表”。码制变换码制变换 把欲变换的编码作为地址，把最终的目的把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。编码作为相应存储单元中的内容即可。7.1.6 ROM应用举例应用举

13、例现在学习的是第16页，共52页C I3 I2 I1 I0 二进制码二进制码 O3O2O1O0 格雷码格雷码 C I3 I2 I1 I0 格雷码格雷码 O3O2O1O0 二进制码二进制码 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0

14、1 0 1 1 0 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 0 1 0 1 1 0 0 1 0 1 0 1 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0

15、1 1 1 0 1 0 0 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 现在学习的是第17页，共52页C(A4)I3 I2 I1 I0(A3A2A1A0)二进制码二进制码 O3O2O1O0(D3D2D1D0)格雷码格雷码 C(A4)I3 I2 I1 I0(A3A2A1A0)格雷码格雷码 O3O2O1O0(D3D2D1D0)二进制码二进制码 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1

16、 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 0 0 1 1 1

17、 1 0 0 1 0 1 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 0 1 0 1 1 0 0 1 0 1 0 1 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 C=A4 I3 I2 I1 I0=A3A2A1A0 O3O2O1O0=D3D2D1D0 现在学习的是第18页，共52页 A4 A3 A2 A1 C I3 I2

18、 I1 ROM D1 D2 D3 D4 CE OE A0 I0 O3 O2 O1 O0 用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 现在学习的是第19页，共52页 存储器的字长与数据存储器的字长与数据结构课程所讲的字长完全结构课程所讲的字长完全一样吗？一样吗？讨论：讨论：现在学习的是第20页，共52页7.1.1(2)7.1.2(1)作业：现在学习的是第21页，共52页7.2 随机存取存储器随机存取存储器7.2.1 静态随机存取存储器静态随机存取存储器7.2.2 同步静态随机存取存储器同步静态随机存取存储器7.2.4 存储器容量的扩展存储器容量的扩展 7.2.

19、3 动态随机存取存储器动态随机存取存储器 现在学习的是第22页，共52页 I/O 电电路路 I/O0 OE An-1 WE I/Om-1 CE A0 Ai Ai+1 存存 储储 阵阵 列列 行行译译码码 列列 译译 码码 7.2.1 静态随机存取存储器静态随机存取存储器(SRAM)1.SRAM 的基本结构的基本结构CE OE WE=1XX高阻高阻CE OE WE=00X输入输入CE OE WE=010输出输出CE OE WE=011高阻高阻现在学习的是第23页，共52页SRAM 的工作模式的工作模式 工作模式工作模式 CE WE OE I/O 0 I/O m-1 保持保持(微功耗微功耗)1 X

20、 X 高阻高阻 读读 0 1 0 数据输出数据输出 写写 0 0 X 数据输入数据输入 输出无效输出无效 0 1 1 高阻高阻 现在学习的是第24页，共52页 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj(列列选选择择线线)Xi(行行选选择择线线)数数据据线线 数数据据线线 D D 位位线线 B 位位线线 B 存存储储单单元元 2.SRAM存储单元存储单元l 静态静态SRAM(Static RAM)双稳态存储单元电路双稳态存储单元电路列存储单元公用的门列存储单元公用的门 控制管，与读写控制电路相接控制管，与读写控制电路相接 Yj 1时导通时导通本单元门控制管本单元门控制

21、管:控控制触发器与位线的接制触发器与位线的接通。通。Xi=1时导通时导通来自列地址译码器来自列地址译码器的输出的输出来自行地址译码器来自行地址译码器的输出的输出现在学习的是第25页，共52页 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj(列列选选择择线线)Xi(行行选选择择线线)数数据据线线 数数据据线线 D D 位位线线 B 位位线线 B 存存储储单单元元 lT5、T6导通导通 lT7、T8均导通均导通Xi=1Yj=1l触发器的输出与数据线触发器的输出与数据线接通，该单元通过数据接通，该单元通过数据线读取数据。线读取数据。触发器与位线接通触发器与位线接通现在学习的是第

22、26页，共52页 tAA 读出单元的地址有效 tRC tOHA 地址 输出数据 上一个有效数据 数据输出有效 tLZOE CE OE 数据输出 数据输出有效 tHZCE tHZOE tDOE tLZCE tACE tRC 高阻（a）（b）3.SRAM的读写操作及时序图的读写操作及时序图读操作时序图读操作时序图现在学习的是第27页，共52页3.SRAM的读写操作及时序图的读写操作及时序图写操作时序图写操作时序图 tHD tSD 地址有效 tWC 地址 CE 数据 输入数据有效 tAW tSA tSCE tHA WE tSA tHD tSD 地址有效 tWC 地址 CE 数据 输入数据有效 tAW

23、 tHA WE 现在学习的是第28页，共52页 A1 A0 输输入入 寄寄存存器器 I/O OE WE CE 地地址址 寄寄存存器器 丛丛发发控控制制逻逻辑辑 D1 D0 Q1 Q0 读读写写控控制制逻逻辑辑 A CP ADV 存存储储阵阵列列 地地址址译译码码 输输入入驱驱动动 输输 出出 放放 大大 A1 A0 写写地地 址址寄寄 存存器器 数数据据选选择择器器 7.2.2 同步静态随机存取存储器同步静态随机存取存储器（SSRAM）SSRAM是一种高速是一种高速RAM。与。与SRAM不同不同,SSRAM的读写操作是的读写操作是在时钟脉冲节拍控制下完成的。在时钟脉冲节拍控制下完成的。现在学习

24、的是第29页，共52页 A1 A0 输输入入 寄寄存存器器 I/O OE WE CE 地地址址 寄寄存存器器 丛丛发发控控制制逻逻辑辑 D1 D0 Q1 Q0 读读写写控控制制逻逻辑辑 A CP ADV 存存储储阵阵列列 地地址址译译码码 输输入入驱驱动动 输输 出出 放放 大大 A1 A0 写写地地 址址寄寄 存存器器 数数据据选选择择器器 寄存地址线上的地址寄存地址线上的地址 寄存要写入的数寄存要写入的数据据 ADV=0:普通模式读写普通模式读写 ADV=1:丛发模式读写丛发模式读写WE=0:写操作写操作=1:读操作读操作 WE寄存各种使能控制信号，生成最终的内部读写控寄存各种使能控制信号

25、，生成最终的内部读写控制信号；制信号；2 2位二进制计数器位二进制计数器,处处理理A1A0现在学习的是第30页，共52页ADV=0:普通模式读写普通模式读写 C P A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 W E A D V C E A 1 2 3 4 5 6 7 8 9 10 11 O(A 1)O(A 4)O(A 7)I(A 8)O(A 2)O(A 3)I(A 5)I(A 6)I/O 片片 选选 无无 效效=0:写操作写操作WE=1:读操作读操作WE 普通模式读写模式普通模式读写模式:在每个时钟有效沿锁存输入信号在每个时钟有效沿锁存输入信号,在一个时钟在一个时

26、钟周期内周期内,由内部电路完成数据的读由内部电路完成数据的读(写写)操作。操作。读读A1地址单地址单元数据元数据I/O输输出出A1数据数据;开始读开始读A2 数据数据I/O输输出出A2数据数据;开始读开始读A3 数数据据I/O输输出出A6数据数据;开始开始 读读A7 数据数据开始读开始读A4地地址单元址单元数据数据I/O输输入入A5数据数据;开始开始 写写A6 数据数据I/O输输出出A4数据数据;开始开始写写A5数据数据,现在学习的是第31页，共52页 CP A1 A2 A3 WE ADV CE A 1 2 3 4 5 6 7 8 9 10 11 O(A1)O(A2+1O(A2)I(A3)O(

27、A1+1)O(A1+2O(A2+2)O(A2+3)O(A2)I(A3+1)I/O 读读A2地址地址单元单元数据数据丛发丛发模式模式读读A2+1中的中的数据数据丛发丛发模式模式读读A2+2中的中的数据数据丛发丛发模式模式读读A2+3中的中的数据数据丛发丛发模式模式重新重新读读A2中的中的数据数据 ADV=1:丛发模式读写丛发模式读写丛发模式读写模式：在有新地址输入后丛发模式读写模式：在有新地址输入后,自动产生后续地址进行自动产生后续地址进行读写操作读写操作,地址总线让出。地址总线让出。读读A1地址地址单元单元数据数据丛发丛发模式模式读读A1+1中的中的数据数据丛发丛发模式模式读读A1+2中的中的

28、数据数据现在学习的是第32页，共52页 在由在由SSRAM构成的计算机系统中，由于在时钟构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由在时钟作用下，由SSRAM内部控制完成。此时，系统中内部控制完成。此时，系统中的微处理器在读写的微处理器在读写SSRAM的同时，可以处理其他任务，的同时，可以处理其他任务，从而提高了整个系统的工作速度。从而提高了整个系统的工作速度。SSRAM的使用特点：的使用特点：现在学习的是第33页，

29、共52页 1、动态存储单元及基本操作原理、动态存储单元及基本操作原理 T 存储单元存储单元写操作写操作:X=1 =0WET导通，电容器导通，电容器C与位线与位线B连通连通 输入缓冲器被选通输入缓冲器被选通，数据，数据DI经缓冲器经缓冲器和位线写入存储单和位线写入存储单元元 如果如果DI为为1，则向电，则向电容器充电，容器充电，C存存1;反之电容器放电反之电容器放电,C存存0。刷新刷新R行选线行选线XOD读读/写写WEID输出缓冲器输出缓冲器/灵敏放大器灵敏放大器刷新缓冲器刷新缓冲器输入缓冲器输入缓冲器位位 线线 B7.2.3 动态随机存取存储器动态随机存取存储器C现在学习的是第34页，共52页

30、读操作读操作:X=1 =1WET导通，电容器导通，电容器C与位线与位线B连通连通 输出缓冲器输出缓冲器/灵敏放大器被选灵敏放大器被选通，通，C中存储的数据通过位中存储的数据通过位线和缓冲器输出。线和缓冲器输出。T 刷新刷新R行选线行选线XODWEID输出缓冲器输出缓冲器/灵灵敏放大器敏放大器刷新缓冲器刷新缓冲器输入缓冲器输入缓冲器位位 线线 B每次读出后，必须及时对读每次读出后，必须及时对读出单元刷新，即此时刷新控出单元刷新，即此时刷新控制制R也为高电平，则读出的也为高电平，则读出的数据又经刷新缓冲器和位数据又经刷新缓冲器和位线对电容器线对电容器C进行刷新。进行刷新。思考题思考题：RAM属于属

31、于PLD吗？吗？现在学习的是第35页，共52页7.2.4 存储容量的扩展存储容量的扩展 位扩展可以利用芯片的并联方式实现。位扩展可以利用芯片的并联方式实现。CEA11 A0 WE D0 D1 D2 D3 WE CEA0 A11 4K4位位I/O0 I/O1 I/O2 I/O3 D12 D13 D14 D15 CEA0 A11 4K4位位I/O0 I/O1 I/O2 I/O3 WE 1.字长（位数）的扩展字长（位数）的扩展用用4KX4位的芯片组成位的芯片组成4K16位的位的存储系统。存储系统。现在学习的是第36页，共52页2.2.字数的扩展字数的扩展用用8KX8位的芯片组成位的芯片组成32KX8

32、位的存储系统。位的存储系统。RAMD D0 0 D D7 7A A0 0 A A1212CE芯片数芯片数=4=4RAMD D0 0 D D7 7A A0 0 A A1212CERAMD D0 0 D D7 7A A0 0 A A1212CERAMD D0 0 D D7 7A A0 0 A A1212CE系统地址线数系统地址线数=15=15系统系统:A0 A14 A13 A14?2000H 2001H 2002H 3FFFH 4000H 400H 4002H 5FFFH 6000H 6001H 6002H 7FFFH 0000H 0001H 0002H 1FFFH 芯片芯片:A0 A12 现在学

33、习的是第37页，共52页32K8位存储器系统的地址分配表位存储器系统的地址分配表各各RAM芯片芯片 译码器译码器有效输有效输出端出端 扩展的地扩展的地址输入端址输入端 A14 A13 8K8位位RAM芯片地址输入端芯片地址输入端 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 对应的十对应的十六进制地六进制地址码址码 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H 0001H 00

34、02H 1FFFH 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 2000H 2001H 2002H 3FFFH 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 4000H 400H 4002H 5FFFH Y0 Y1 Y2 Y3 1 1 0 0 0 0 0 0

35、 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 6000H 6001H 6002H 7FFFH 现在学习的是第38页，共52页 A12 A0 C E W E D7 D0 8K 8 位位 （）8K 8 位位 （）8K 8 位位 （）8K 8 位位 （）D7 D0 A12 A0 W E A1 A0 A14 A13 EN Y0 Y1 Y2 Y3 13 13 13 13 13 8 8 8 8 8 74139 A12 A0 C E W E D7 D0 A12 A0 C

36、 E W E D7 D0 A12 A0 C E W E D7 D0 字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。实现。现在学习的是第39页，共52页 你接触过哪些类型的你接触过哪些类型的存储器？对其原理与使用存储器？对其原理与使用方法有何体会？方法有何体会？讨论：讨论：现在学习的是第40页，共52页7.2.4 7.2.5作业：现在学习的是第41页，共52页7.3复杂可编程逻辑器件复杂可编程逻辑器件7.3.1 CPLD的结构的结构 7.3.2 CPLD编程简介编程简介 现在学习的是第42页，共52页7.3复杂可编程逻辑器件

37、复杂可编程逻辑器件(CPLD)l每个块之间可以使用可编程内部连线每个块之间可以使用可编程内部连线(或者称为可编程的开或者称为可编程的开关矩阵关矩阵)实现相互连接。实现相互连接。lCPLD器件内部含有多个逻辑块，每个逻辑块都相当于一个器件内部含有多个逻辑块，每个逻辑块都相当于一个GAL器件器件;l与与PAL、GAL相比，相比，CPLD的集成度更高，有更多的输入端、的集成度更高，有更多的输入端、乘积项和更多的宏单元乘积项和更多的宏单元;现在学习的是第43页，共52页 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 7.3.1 CPLD的结构的结构 可 编 程 内 部 连 线 矩 阵

38、 I/O I/O 更多更多乘积项乘积项、更多、更多宏单元宏单元、更多的、更多的输入信号输入信号。现在学习的是第44页，共52页通用的通用的CPLD器件逻辑块的结构器件逻辑块的结构 内部 可编 程连 线区 n 宏单元 1 宏单元 2 宏单元 3 可编 程乘 积项 阵列 乘积 项分 配 宏单元 m 内部 可编 程连 线区 m m I/O 块 Xilinx XG500:90个个36变量的乘积项变量的乘积项,宏单元宏单元36个个Altera MAX7000:80个个36变量的乘积项变量的乘积项,宏单元宏单元16个个现在学习的是第45页，共52页 到上一个宏单元到上一个宏单元 来自上一个宏单元来自上一个

39、宏单元 乘积项分配电路乘积项分配电路 G G3 3 S S8 8 G G2 2 G G1 1 S S6 6 S S7 7 乘积乘积项置项置位位 全局复位全局复位 M M2 2 S S1 1 S S2 2 S S3 3 S S4 4 S S5 5 1 1 0 0 M M1 1 M M4 4 G G5 5 G G4 4 全局时钟全局时钟 3 3 S S R R D/TD/T C CLKLK FFFF M M5 5 全局置位全局置位 乘积项乘积项复位复位 乘积项输出使能乘积项输出使能 OEOE M M3 3 到内部可编到内部可编程连线区程连线区 PTOE PTOE 到下一个宏单元到下一个宏单元 来自

40、下一个宏单元来自下一个宏单元 到到 I/OI/O 单元单元 OUTOUT 到到 I/OI/O 单元单元 3 3 XG500系列乘积项分配和宏单元系列乘积项分配和宏单元可编程可编程 数据分配器数据分配器可编程数据选可编程数据选择器择器宏输出宏输出现在学习的是第46页，共52页可编程内部连线可编程内部连线 可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与与I/O块之间以及全局信号到逻辑块和块之间以及全局信号到逻辑块和I/O块之间的连接。块之间的连接。连线区的可编程连接一般由连线区的可编程连接一般由E CMOS管实现。管实现。可编程连接原理图

41、可编程连接原理图 内部连线内部连线 宏单元或宏单元或I/O 连线连线 E2CMOS 管管 T 当当E CMOS管被编程为导通时，管被编程为导通时，纵线和横线连通；被编程为截止时，纵线和横线连通；被编程为截止时，两线则不通两线则不通。22现在学习的是第47页，共52页 I/O单元是单元是CPLD外部封装引脚和内部逻辑间的接口。每个外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，单元对应一个封装引脚，对对I/O单元编程，可将引脚定义为输入、输出和双向功能。单元编程，可将引脚定义为输入、输出和双向功能。I/O单元单元 到其他到其他 I/O 单单元元 输入缓冲输入缓冲 输出缓冲驱输出缓

42、冲驱动动 VCCINT D1 D2 VCCIO I/O 1 0 M 到到内内部部可可编编程程连连线线区区 OUT PTOE 来来自自宏宏单单元元 全全局局输输出出使使能能 可编程可编程接地接地 可编程可编程 上拉上拉 摆率摆率控制控制 到其他到其他 I/O 单元单元 r r r OE 数据选择器提数据选择器提供供OE信号。信号。OE=1,I/O引引脚为输出。脚为输出。现在学习的是第48页，共52页7.3.2 CPLD编程简介编程简介 编程过程编程过程（Download或或Configure）：将编程数据写入这些）：将编程数据写入这些单元的过程。单元的过程。用户在开发用户在开发软件中输入软件中输

43、入设计及要求设计及要求 检查、分析检查、分析和优化；完和优化；完成对电路的成对电路的划分、布局划分、布局和布线和布线编程的实现编程的实现：由可编程器件的开发软件自动生成。：由可编程器件的开发软件自动生成。生成生成编程编程数据数据文件文件写入写入CPLD思考题思考题：CPLD与与FPGA有何区别？有何区别？现在学习的是第49页，共52页 计算机根据用户编写的源程序运行开发系统软件，产生相应的编计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过编程电缆接口与程数据和编程命令，通过编程电缆接口与CPLD连接连接。将电缆接到计算机的接口，通过编将电缆接到计算机的接口，通过编

44、程软件发出编程命令，将编程数据文件程软件发出编程命令，将编程数据文件中的数据转换成串行数据送入芯片。中的数据转换成串行数据送入芯片。编程条件编程条件（1）专用编程电缆；（）专用编程电缆；（2）微机；（）微机；（2）CPLD编程软件。编程软件。现在学习的是第50页，共52页 将多个将多个CPLD器件以串行的方式连接起来，一次完成多个器器件以串行的方式连接起来，一次完成多个器件的编程。这种连接方式称为件的编程。这种连接方式称为菊花链菊花链连接。连接。TDO TDI TMS TCK EPM7032S SDI1 SDI2 SDI3 SDOSDOSDOU1 U2 U3 EPM7032S EPM7032S 多个多个CPLD器件串行编程器件串行编程现在学习的是第51页，共52页 （1）CPLD与更小规模的与更小规模的PLD相比复杂在哪里？相比复杂在哪里？（2）不同厂家生产的产品）不同厂家生产的产品结构一样吗？结构一样吗？讨论：讨论：现在学习的是第52页，共52页