2022年高密度电路设计方案 .docx

《2022年高密度电路设计方案 .docx》由会员分享，可在线阅读，更多相关《2022年高密度电路设计方案 .docx（11页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、精品_精品资料_高密度 HD 电路的设计本文介绍,很多人把芯片规模的BGA封装看作是由便携式电子产品所需的空间限制的一个可行的解决方案,它同时满意这些产品更高功能与性能的要求.为 便携式产品的高密度电路设计应当要为装配工艺着想.当为今日价值推动的市场开发电子产品时,性能与牢靠性是最优先考虑 的.为了在这个市场上竞争,开发者仍必需注意装配的效率,由于这样可以掌握制造成本.电子产品的技术进步和不断增长的复杂性正产生对更高密度电路制造方法的需求.当设计要求表面贴装、密间距和向量封装的集成电路IC 时,可能要求具有较细的线宽和较密间隔的更高密度电路板.可是,展望未 来,一些已经在供应微型旁路孔、序列组

2、装电路板的公司正大量投资来扩大才能.这些公司熟悉到便携式电子产品对更小封装的目前趋势.单是通信与个人运算产品工业就足以领导全球的市场.高密度电子产品的开发者越来越受到几个因素的挑战：物理 复杂元件上更密的引脚间隔 、财力 贴装必需很精密 、和环境 很多塑料封装吸潮,造成装 配处理期间的破裂 .物理因素也包括安装工艺的复杂性与最终产品的牢靠性.进一步的财政打算必需考虑产品将如何制造和装配设备效率.较脆弱的引脚元件,如 0.50 与 0.40mm0.020 与 0.016 引脚间距的 SQFPshrink quad flat pack ,可能在爱护一个连续的装配工艺合格率方面对装配专家提出一个挑战

3、.最胜利的开发方案是那些已经实行工艺认证的电路板设计指引和工艺认证的焊盘几何外形.在环境上,焊盘几何外形可能不同,它基于所用的安装电子零件的焊接类型.可能的时候,焊盘外形应当以一种对使用的安装工艺透亮的方式来定义.不管零件是安装在板的一面或两面、经受波峰、回流或其它焊接,焊盘与零件尺寸应当优化,以保证适当的焊接点与检查标准.虽然焊盘图案是在尺寸上定义的,并且由于它是印制板电路几何外形的一部分,它们受到可生产性水平和与电镀、腐蚀、装配或其它条件有关的公差的限制.生产性方面也与阻焊层的使用和在阻焊与导体图案之间的对齐定位有关.焊盘的要求国际电子技术委员会 IEC, International El

4、etrotechnical Commission的 61188 标准熟悉到对焊接圆角或焊盘凸起条件的不同目标的需要.这个新的可编辑资料 - - - 欢迎下载精品_精品资料_国际标精确认两个为开发焊盘外形供应信息的基本方法：1). 基于工业元件规格、电路板制造和元件贴装精度才能的精确资料.这些焊盘外形局限于一个特定的元件,有一个标识焊盘外形的编号.2). 一些方程式可用来转变给定的信息,以达到一个更稳健的焊接连接,这是用于一些特殊的情形,在这些情形中用于贴装或安装设备比在打算焊盘细节时所假设的精度有或多或少的差别.该标准为用于贴装各种引脚或元件端子的焊盘定义了最大、中等和最小材料情形.除非另外标

5、明,这个标准将全部三中“期望目标”标记为一级、二级或三级.一级：最大 -用于低密度产品应用,“最大”焊盘条件用于波峰或流淌焊接无 引脚的片状元件和有引脚的翅形元件.为这些元件以及向内的J 型引脚元件配置的几何外形可以为手工焊接和回流焊接供应一个较宽的工艺窗口.二级：中等 -具有中等水平元件密度的产品可以考虑接受这个“中等”的焊盘几何外形.与 IPC-SM-782 标准焊盘几何外形特别相像,为全部元件类型配置的中等焊盘将为回流焊接工艺供应一个稳健的焊接条件,并且应当为无引脚元件 和翅形引脚类元件的波峰或流淌焊接供应适当的条件.三级：最小 -具有高元件密度的产品 通常是便携式产品应用 可以考虑“最

6、小”焊盘几何外形.最小焊盘几何外形的挑选可能不适合于全部的产品.在采 用最小的焊盘外形之前,使用这应当考虑产品的限制条件,基于表格中所示的 条件进行试验.在 IPC-SM-782中所供应的以及在 IEC61188 中所配置的焊盘几何外形应当接纳元件公差和工艺变量.虽然在IPC 标准中的焊盘已经为使用者的多数装配应用供应一个稳健的界面,但是一些公司已经表示了对接受最小焊盘几何外形 的需要,以用于便携式电子产品和其它特殊的高密度应用.国际焊盘标准 IEC61188 明白到更高零件密度应用的要求,并供应用于特殊产品类型的焊盘几何外形的信息.这些信息的目的是要供应适当的表面贴装焊盘的尺寸、外形和公差,

7、以保证适当焊接圆角的足够区域,也答应对这些焊接点的检查、测试和返工.图一和表一所描述的典型的三类焊盘几何外形是为每一类元件所供应的： 最大焊盘 一级 、中等焊盘 二级 和最小焊盘 三级 .可编辑资料 - - - 欢迎下载精品_精品资料_图一、两个端子的、矩形电容与电阻元件的 IEC 标准可以不同以满意特殊产品应用表一、矩形或方形端的元件 陶瓷电容与电阻 单位: mm焊盘特点最大一级中等二级最小三级 脚趾 -焊盘突出0.60.40.2脚跟 -焊盘突出0.00.00.0侧面 -焊盘突出0.10.00.0天井余量0.50.250.05圆整因素最近 0.5最近 0.05最近 0.05焊接点的脚趾、脚跟

8、和侧面圆角必需针对元件、电路板和贴装精度偏差的公差 平方和 .如图二所示,最小的焊接点或焊盘突出是随着公差变量而增加的 表二 .图二、带状翅形引脚元件的 IEC 标准定义了三种可能的变量以满意用户的应用表二、平带 L 形与翅形引脚 大于 0.625mm的间距 单位: mm焊盘特点最大一级中等二级最小三级脚趾 -焊盘突出0.80.50.2脚跟 -焊盘突出0.50.350.2侧面 -焊盘突出0.050.050.03天井余量0.50.250.05圆整因素最近 0.5最近 0.5最近 0.05可编辑资料 - - - 欢迎下载精品_精品资料_假如这些焊盘的用户期望对贴装和焊接设备有一个更稳健的工艺条件,

9、那么分析中的个别元素可以转变到新的所期望的尺寸条件.这包括元件、板或贴装精度的扩散,以及最小的焊接点或焊盘突出的期望 表 3, 4, 5 和 6 .焊盘特点最大一级中等二级最小三级脚趾 -焊盘突出0.20.20.2脚跟 -焊盘突出0.80.60.4侧面 -焊盘突出0.10.050.0天井余量1.50.80.2圆整因素最近 0.5最近 0.5最近 0.05表四、圆柱形端子 MELF 单位: mm焊盘特点最大一级中等二级最小三级脚趾 -焊盘突出1.00.40.2脚跟 -焊盘突出0.20.10.0侧面 -焊盘突出0.20.10.0天井余量0.50.250.05圆整因素最近 0.5最近 0.5最近 0

10、.05表五、只有底面的端子 单位: mm焊盘特点最大一级中等二级最小三级脚趾 -焊盘突出0.20.10脚跟 -焊盘突出0.20.10侧面 -焊盘突出0.20.10天井余量0.250.10.05圆整因素最近 0.5最近 0.05最近 0.05焊盘特点最大一级中等二级最小三级脚趾 -焊盘突出0.10.10.0脚跟 -焊盘突出1.00.50.2侧面 -焊盘突出0.10.10.1天井余量0.50.250.05圆整因素最近 0.5最近 0.5最近 0.05用于焊盘的轮廓公差方法的方式与元件的类似.全部焊盘公差都是要对每一个焊盘以最大尺寸供应一个估计的焊盘图形.单向公差是要减小焊盘尺寸, 因此得当焊接点形

11、成的较小区域.为了使开孔的尺寸标注系统简单,焊盘是跨过内外极限标注尺寸的.可编辑资料 - - - 欢迎下载精品_精品资料_在这个标准中,尺寸标注概念使用极限尺寸和几何公差来描述焊盘答应的最大与最小尺寸.当焊盘在其最大尺寸时,结果可能是最小可接受的焊盘之间的间隔.相反,当焊盘在其最小尺寸时,结果可能是最小的可接受焊盘,需要达到牢靠的焊接点.这些极限答应判定焊盘通过 / 不通过的条件.假设焊盘几何外形是正确的,并且电路结构的最终都满意全部规定标准, 焊接缺陷应当可以削减.尽管如此,焊接缺陷仍可能由于材料与工艺变量而发生.为密间距 fine pitch开发焊盘的设计者必需建立一个牢靠的焊接连接所要求

12、的最小脚尖与脚跟,以及在元件封装特点上答应最大与最小 或至少 的材料条件.BGA与 CSPBGA封装已经进展到满意现在的焊接安装技术.塑料与陶瓷BGA元件具有相对广泛的接触间距 1.50, 1.27和 1.00mm,而相对而言,芯片规模的 BGA栅格间距为 0.50, 0.60和 0.80mm.BGA与密间距 BGA元件两者相对于密间距引脚框架封装的 IC 都不简单损坏,并且 BGA标准答应挑选性的削减接触点,以满意特殊的输入 / 输出I/O 要求.当为 BGA元件建立接触点布局和引线排列时,封装开发者必需考虑芯片设计以及芯片块的尺寸和外形.在技术引线排列时的另一个要面对的问题是芯片的方向 芯

13、片模块的焊盘向上或向下 .芯片模块“面朝上”的结构通常是当供应商正在使用COBchip-on-board内插器 技术时才接受的.元件构造,以及在其制造中使用的材料结合,不在这个工业标准与指引中定义.每一个制造商都将妄想将其特殊的结构胜任用户所定义的应用.例如, 消费产品可能有一个相对良好的工作环境,而工业或汽车应用的产品常常必需运行在更大的压力条件下.取决于制造BGA所挑选材料的物理特性,可能要使用到倒装芯片或引线接合技术.由于芯片安装结构是刚性材料,芯片模块安装座 一般以导体定中心,信号从芯片模块焊盘走入接触球的排列矩阵.在该文件中具体表达的栅格阵列封装外形在JEDEC的 95 出版物中供应

14、.方形 BGA,JEDEC MS-028定义一种较小的矩形塑料 BGA元件类别,接触点间隔为 1.27mm.该矩阵元件的总的外形规格答应很大的敏捷性,如引脚间隔、接触点矩阵布局与构造. JEDEC MO-151定义各种塑料封装的 BGA.方形轮廓掩盖的尺寸从 7.0-50.0 ,三种接触点间隔 - 1.50, 1.27和 1.00mm.球接触点可以单一的形式分布,行与列排列有双数或单数.虽然排列必需保持对整个封装外形的对称,但是各元件制造商答应在某区域内削减接触点的位置.芯片规模的 BGA变量针对“密间距”和“真正芯片大小”的IC 封装,最近开发的 JEDEC BGA指引提出很多物理属性,并为

15、封装供应商供应“变量”形式的敏捷性.JEDEC JC- 11 批准的第一份对密间距元件类别的文件是注册外形MO-195,具有基本0.50mm间距接触点排列的统一方形封装系列.可编辑资料 - - - 欢迎下载精品_精品资料_封装尺寸范畴从 4.0-21.0mm,总的高度 定义为“薄的轮廓” 限制到从贴装表面最大为 1.20mm.下面的例子代表为将来的标准考虑的一些其它变量.球间距与球尺寸将也会影响电路布线效率.很多公司已经挑选对较低I/O 数的 CSP不接受 0.50mm间距.较大的球间距可能减轻最终用户对更复杂的印刷电路板 PCB技术的需求.0.50mm的接触点排列间隔是 JEDEC举荐最小的

16、.接触点直径规定为0.30mm,公差范畴为最小 0.25 、最大 0.35mm.可是大多数接受 0.50mm间距的BGA应用将依靠电路的次表面布线.直径上小至0.25mm的焊盘之间的间隔宽度只够连接一根 0.08mm0.003 宽度的电路.将很多余外的电源和接的触点分布到矩阵的四周,这样将供应对排列矩阵的有限渗透.这些较高I/O 数的应用更可能打算于多层、盲孔或封闭的焊盘上的电镀旁路孔via-on-pad技术.考虑封装技术*元件的环境与电气性能可能是与封装尺寸一样重要的问题.用于高密度、高 I/O 应用的封装技术第一必需满意环境标准.例如,那些使用刚性内插器interposer结构的、由陶瓷或

17、有机基板制造的不能紧密的协作硅芯片的外形.元件四周的引线接合座之间的互连必需流向内面.BGA封装结构的一个实际优势是它在硅芯片模块外形内供应全部电气界面的才能.BG使A 用一种高级的聚酰胺薄膜作为其基体结构,并且使用半加成铜电镀工艺来完成芯片上铝接合座与聚酰胺内插器上球接触座之间的互连.依顺材料的独特结合使元件能够忍耐极端恶劣的环境.这种封装已经由一些主要的IC 制造商用来满意具有广泛运作环境的应用.超过 20 家主要的 IC 制造商和封装服务供应商已经接受了BG封A 装.定义为“面朝下”的封装,元件外形亲密协作芯片模块的外形,芯片上的铝接合焊盘放于朝向球接触点和 PCB表面的位置.这种结构在

18、工业中有最广泛的认同, 由于其建立的基础结构和无比的牢靠性.BGA封装的材料与引脚设计的特殊系统是在物理上顺应的,补偿了硅芯片与PCB结构的温度膨胀系统的较大差别.安装座方案举荐给 BGA元件的安装座或焊盘的几何外形通常是圆形的,可以调剂直径来满意接触点间隔和尺寸的变化.焊盘直径应当不大于封装上接触点或球的直 径,常常比球接触点规定的正常直径小10%.在最终确定焊盘排列与几何外形之前,参考 IPC-SM-782 第 14.0 节或制造商的规格.有两种方法用来定义安装座：定义焊盘或铜,定义阻焊,如图三所示.可编辑资料 - - - 欢迎下载精品_精品资料_图三、 BGA的焊盘可以通过化学腐蚀的图案

19、来界定,无阻焊层或有阻焊层叠加在焊盘圆周上 阻焊层界定的 铜定义焊盘图形 -通过腐蚀的铜界定焊盘图形.阻焊间隔应当最小离腐蚀的铜焊盘 0.075mm.对要求间隔小于所举荐值的应用,询问印制板供应商.阻焊定义焊盘图形 -假如使用阻焊界定的图形,相应的调整焊盘直径,以保证阻焊的掩盖.BGA元件上的焊盘间隔活间距是“基本的”,因此是不累积的.可是,贴 装精度和 PCB制造公差必需考虑.如前面所说的, BGA的焊盘一般是圆形的、阻焊界定或腐蚀 阻焊脱离焊盘 界定的.虽然较大间距的 BGA将接纳电路走线的焊盘之间的间隔,较高 I/O 的元件将依靠电镀旁路孔来将电路走到次表面层.表七所示的焊盘几何外形举荐

20、一个与名义标准接触点或球的直径相等或稍小的直径.表七、 BGA 元件安装的焊盘图形接触点间距标准球直径焊盘直径基本的最小名义最大最小最大0.500.250.300.350.25-0.30mm0.650.250.300.350.25-0.30mm0.650.350.400.450.35-0.40mm0.800.250.300.350.25-0.30mm0.800.350.400.450.35-0.40mm0.800.450.500.550.40-0.50mm1.000.550.600.650.50-0.60mm1.270.700.750.800.60-0.70mm1.500.700.750.80

21、0.60-0.70mm有些公司妄想为全部密间距的 BGA应用爱护一个不变的接触点直径.可是,由于一些 0.65 与 0.80mm接触点间距的元件制造商答应随便的球与接触点直径的变化,设计者应当在制定焊盘直径之前参考特的的供应商规格.较大的球与焊盘的直径可能限制较高I/O 元件的电路布线.一些BGA元件类型的焊盘几何外形可能不答应宽度足够容纳不止一条或两条电路的间隔.例如,0.50mm 间距的 BGA将不答应甚至一条大于0.002 或 0.003 的电路.那些接受密间距BGA封装变量的可能发觉焊盘中的旁路孔 微型旁路孔 更加实际,特殊假如元件密度高,必需削减电路布线.装配工艺效率所要求的特点可编

22、辑资料 - - - 欢迎下载精品_精品资料_为了接受对密间距表面贴装元件SMD的模板的精确定位,要求一些视觉或摄像机帮忙的对中方法.全局定位基准点是用于精确的锡膏印刷的模板定位和 在精确的 SMD贴装中作为参考点.模板印刷机的摄相机系统自动将板对准模板,达到精确的锡膏转移.对于那些使用模板到电路板的自动视觉对中的系统,电路板的设计者必需 在焊盘层的设计文件中供应至少两个全局基准点 图四 .在组合板的每一个装配单元内也必需供应局部基准点目标,以帮忙自动元件贴装.另外,对于每一 个密间距 QFP、TSOP和高 I/O 密间距 BGA元件,通常供应一或两个目标.图四、为了接纳自动扮装配,必需在电路板

23、结构的表面上供应基准点在全部位置举荐使用一个基准点的尺寸.虽然外形和尺寸可以对不同的应 用分别对待,但是大多数设备制造商都认同1.0mm0.040 直径的实心点.该点必需没有阻焊层,以保证摄相机可以快速识别.除了基准点目标外,电路板 必需包含一些定位孔,用于二次装配有关的操作.组合板应当供应两或三个定 位孔,每个电路板报单元供应至少两个定位孔.通常,装配专家规定尺寸0.65mm 是常见的 ,应当指定无电镀孔.至于在锡膏印刷模板夹具上供应的基准点,一些系统检测模板的定面,而另一些就检测底面.模板上的全局基准点只是半腐蚀在模板的表面,用黑树脂颜料填充.指定表面最终涂层为元件的安装挑选特的类型的表面

24、最终涂镀方法可以提高装配工艺的效率,但是也可能影响 PCB的制造成本.在铜箔上电镀锡或锡 / 铅合金作为抗腐蚀层是特别常见的制造方法.挑选性的去掉铜箔的减去法 化学腐蚀 连续在 PCB 工业广泛使用.由于锡 / 铅导线当暴露在 195C温度以上时变成液体,所以大多数使用回流焊接技术的表面贴装板都指定裸铜上的阻焊层SMOBC, soldermask over bare copper来保持阻焊材料下一个平整匀称的表面.当处 理 SMOB板C 时,锡或锡 / 铅是化学剥离的,只留下铜导体和没有电镀的元件安装座.铜导体用环氧树脂或聚合物阻焊层涂盖,以防止对焊接有关工艺的暴露.虽然电路导线有阻焊层掩盖,

25、设计者仍必需为那些不被阻焊层掩盖的部分 元件可编辑资料 - - - 欢迎下载精品_精品资料_安装座 指定表面涂层.下面的例子是广泛使用在制造工业的合金电镀典型方法.通常要求预处理安装座的应用是超密间距QFP元件.例如, TABtable automated bond 元件可能具有小于 0.25mm的引脚间距.通过在这些座上供应700- 800 的锡/ 铅合金,装配专家可以上少量的助焊剂、贴装零件和使用加热棒、热风、激光或软束线光源来回流焊接该元件.在特殊的安装座上挑选性的 电镀或保留锡 / 铅合金将适用于超密间距 TAB封装的回流焊接.使用热风匀称法,锡 / 铅在上阻焊层之后涂镀在电路板上.该

26、工艺是,电镀的板经过清洗、上助焊剂和浸入熔化的焊锡中,当合金仍是液体状态的时候, 余外的材料被吹离表面,留下合金掩盖的表面.热风焊锡匀称HASL, hot air solder leveling电镀工艺广泛使用,一般适合于回流焊接装配工艺.可是, 焊锡量与平整度的不一样可能不适合于使用密间距元件的电路板.密间距的 SQFP、TSOP和 BGA元件要求特别匀称和平整的表面涂层.作为掌握在密间距元件的安装座上匀称锡膏量的方法,表面必需尽可能的平整.为了 保证平整度,很多公司在铜箔上使用镍合金,接着一层很薄的金合金涂层,来 去掉氧化物.在阻焊涂层工艺之后,在暴露的裸铜上使用无电镀镍 / 金.用这个工

27、艺,制造商通常将使用锡 / 铅电镀图案作为抗腐蚀层,在腐蚀之后剥离锡 / 铅合金,但是不是对暴露的安装座和孔施用焊锡合金,而是电路板浸镀镍 / 金合金.根据 IPC-2221 标准印制板设计的通用标准,举荐的无电镀镍厚度是2.5- 5.0 m至少1.3 m,而举荐的浸金厚度为 0.08- 0.23 m.有关金的合金与焊接工艺的一句话忠告：假如金涂层厚度超过0.8 m3 ,那么金对锡/ 铅比率可能引起最终焊接点的脆弱.脆弱将造成温度循环中的过分开裂或装配后的板可能暴露到的其它物理应力.合金电镀替代方案在上阻焊层之后给板增加焊锡合金是有成本代价的,并且给基板遭受极大的应力条件.例如用锡 / 铅涂层

28、,板插入熔化的焊锡中,然后抽出和用强风将余外的锡/ 铅材料去掉.温度冲击可能导致基板结构的脱层、损坏电镀孔和可能影响长期牢靠性的缺陷. Ni/Au涂镀,虽然应力较小,但不是全部电路板制造商都有的一种技术.作为对电镀的另一种挑选,很多公司已经找到胜利的、有经 济优势的和平整的安装表面的方法,这就是有机爱护层或在裸铜上与上助焊剂 涂层.作为阻挡裸铜安装座和旁通孔 / 测试焊盘上氧化增长的一个方法,将一种特殊的爱护剂或阻化剂涂层应用到板上.诸如苯并三唑Benzotriazole和咪唑Imidazole这些有机 / 氮涂层材料被用来取代上面所描述的合金表面涂层,可从几个渠道购买到,不同的商标名称.在北

29、美洲,广泛使用的一种产品是 ENTEK PLUS CU-106.A这种涂层适合于大多数有机助焊焊接材料,在对装配工艺中常常遇到的三、四次高温暴露之后仍有爱护特点.多次暴露的才能是重要可编辑资料 - - - 欢迎下载精品_精品资料_的.当 SMD要焊接到装配的主面和其次面的时候,会发生两次对回流焊接温度的暴露.混合技术典型的多次装配步骤也可能包括对波峰焊接或其它焊接工艺的暴露.一般成本考虑与 PCB电镀或涂镀有关的成本不总是具体界定的.一些供应商感觉方法之间的成本差别占总的单位成本中的很小部分,所以界不界定是不重要的.其他的可能对不是其才能之内的成本有一个额外的费用,由于板必需送出去最终加工.例

30、如,在加州的一家公司将板发送给在德州的一家公司进行Ni/Au 电镀.这个额外处理的费用可能没有清楚的界定为对客户的一个额外开支.可是,总的板成本受到影响.每一个电镀和涂镀工艺都有其优点与缺点.设计者与制造工程师必需通过 试验或工艺效率评估认真的权衡每一个因素.在指定PCB制造是必需考虑的问题都有经济以及工艺上的平稳.对于细导线、高元件密度或密间距技术与 BGA,平整的外形是必需的.焊盘表面涂层可以是电镀的或涂敷的,但必需考 虑装配工艺与经济性.在全部涂敷和电镀的挑选中, Ni/Au 是最万能的 只要金的厚度低于 5 .电镀工艺比爱护性涂层好的优势是货架寿命、永久性的掩盖在那些不暴露到焊接工艺的

31、旁路孔或其它电路特点的铜上面、和抗污染.虽然表面涂层特性之间 的平稳将影响最终挑选,但是可行性与总的PCB成本最可能打算最终的挑选.在北美, HASL工艺传统上主宰 PCB工业,但是表面的匀称性难于掌握.对于密间距元件的焊接,一个受控的装配工艺取决于一个平整匀称的安装座.密间距 元件包括 TSOP、SQFP和 BG元A 件族.假如密间距元件在装配中不使用,使用 HASL工艺是可行的挑选.阻焊层 soldermask 要求阻焊层在掌握回流焊接工艺期间的焊接缺陷中的角色是重要的,PCB设计者应当尽量减小焊盘特点四周的间隔或空气间隙.虽然很多工艺工程师宁可阻焊层分开板上全部焊盘特点,但是密间距元件的

32、引脚间隔与焊盘尺寸将要求特 殊的考虑.虽然在四边的 QFP上不分区的阻焊层开口或窗口可能是可接受的, 但是掌握元件引脚之间的锡桥可能更加困难.对于BGA的阻焊层,很多公司供应一种阻焊层,它不接触焊盘,但是掩盖焊盘之间的任何特点,以防止锡桥. 多数表面贴装的 PCB以阻焊层掩盖,但是阻焊层的涂敷,假如厚度大于0.04mm0.0015 ,可能影响锡膏的应用.表面贴装 PCB,特殊是那些使用密间距元件的,都要求一种低轮廓感光阻焊层.阻焊材料必需通过液体 湿 工艺或者干薄膜叠层来使用.干薄膜阻焊材料是以 0.07-0.10mm0.003-0.004 厚度供应的,可适合于一些表面贴装产品,但是这种材料不

33、举荐用于密间距应用.很少公司供应薄到可以满意密间距标准的干薄膜,但是有几家公司可以供应液体感光阻焊材料.通常,阻焊的开口应当比焊盘大0.15mm0.006 .这答应在可编辑资料 - - - 欢迎下载精品_精品资料_焊盘全部边上 0.07mm0.003 的间隙.低轮廓的液体感光阻焊材料是经济的, 通常指定用于表面贴装应用,供应精确的特点尺寸和间隙.结论密间距 fine-pitch、BGA和 CSP的装配工艺可以调整到满意可接受的效率水平,但是弯曲的引脚和锡膏印刷的不连续性常常给装配工艺合格率带来麻 烦.虽然使用小型的密间距元件供应布局的敏捷性,但是将很复杂的多层基板 报上的元件推得更近,可能牺牲

34、可测试性和修理.BGA元件的使用已经供应较高的装配工艺合格率和更多的布局敏捷性,供应较紧密的元件间隔与较短的元件之间的电路.一些公司正妄想将几个电路功能集成到一两个多芯片的 BGA元件中来释放面积的限制.用户化的或专用的 IC 可以缓解 PCB的栅格限制,但是较高的 I/O 数与较密的引脚间距一般都会迫使设计者使用更多的电路层,因此增加 PCB制造的复杂性与成本.芯片规模的 BGA封装被很多人看作是新一代手持与便携式电子产品空间限制的可行答案.很多公司也正在期望改进的功能以及更高的性能.当为这些元件挑选最有效的接触点间距时,必需考虑硅芯片模块的尺寸、信号的数量、所要求的电源与接的点和在印制板上接受这些元件时的实际限制.虽然密间距的芯片规模 chip scale与芯片大小的元件被看作是新显现的技术,但是主要的元件供应商和几家主要的电子产品制造商已经接受了一两种CSP的变化类型.在较小封装概念中的这种快速增长是必需的,它满意产品开发商对减小产品尺寸、增加功能并且提高性能的需求.可编辑资料 - - - 欢迎下载