电大考试计算机组成原理历年考试题总汇复习资料.docx

《电大考试计算机组成原理历年考试题总汇复习资料.docx》由会员分享，可在线阅读，更多相关《电大考试计算机组成原理历年考试题总汇复习资料.docx（8页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、历年考试真题一、选择题 l 1.以下数中最小的数是(B)。最大的是C。A(1010011)2B(42)8C.(10101000)BCDD.(25)162.以下数中最大的数是DA.1010012 B. 528 C. 00111001BCD D. 2C16l 3两个补码数相加，只有在最高位/符号位一样时会有可能产生溢出，在最高位/符号位不同时(确定不会产生溢出)。l 4. 两个补码数相减，只有在符号位不同时会有可能产生溢出，在符号位一样时(确定不会产生溢出)l 5定点数补码加法具有两个特点：一是符号位(及数值位一起参及运算)；二是相加后最高位上的进位要舍去。l 6. 定点运算器是用来进展定点运算。

2、7为了便于检查加减运算是否发生溢出，定点运算器承受双符号位的数值表示，在存放器和主存中是承受单符号位的数值表示。l 8长度一样但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均一样，那么它们可表示的数的范围和精度为(前者可表示的数的范围大但精度低，后者可表示的数的范围小但精度高)。l 9在定点二进制运算器中，减法运算一般通过(补码运算的二进制加法器)来实现。在定点二进制运算器中，加法运算一般通过(补码运算的二进制加法器)来实现。l 10.某机字长32位，承受定点整数表示，符号位为1位，尾数为31位，那么原码表示法可表示的最大正整数为_，最小负整数为_。(A)A.+2

3、31-1，-(231-1)B.231-1，-232-1C.+(230-1)，-(230-1)D.+(231-1)，-(1-2-31)11.某机字长32位，承受定点小数表示，符号位为1位，尾数为31位，那么原码表示法可表示的最大正小数为_，最小负小数为_。(C)A+(232一1)，一(1231)B.+231一1，一(1232C.+(1231)，一(1231)D_+(2311)，一(1-2-31)12.在定点运算器中，无论承受双符号位还是承受单符号位，都必需要有溢出推断电路，它一般用(C)来实现。13.在定点运算器中，必需要有溢出推断电路，它一般用C来实现l 9.加法器承受并行进位的目的是(进步加

4、法器的速度)。14计算机硬件能干脆识别和运行的只能是(机器语言)程序。15汇编语言要经过(汇编程序)的翻译才能在计算机中执行。16运算器的主要功能是进展(逻辑运算和算术运算)。17堆栈寻址的原那么是(后进先出)。18组成组合逻辑限制器的主要部件有(PC、IR)。19. 运算器由ALU完成运算后，除了运算结果外，下面所列D不是运算器给出的结果特征信息。A. 是否溢出 B. 有无进位 20微程序限制器中，机器指令及微指令的关系是(每一条机器指令由一段用微指令编成的微程序来说明执行)。21程序计数器PC的位数取决于存储器的容量，指令存放器IR的位数取决于指令字长。22RAM芯片串联的目的是增加存储单

5、元数量，并联的目的是增加存储器字长。23.在独立编址方式下，存储单元和I/O设备是靠(不同的地址和指令代码)来区分的。l 19.输入输出指令的功能是(进展CPU和I/O设备之间的数据传送)。24.在独立编址方式下，存储单元和I/O设备是靠(不同的指令或不同的限制信号)来区分的。25.在统一编址方式下，存储单元和I/O设备是靠指令中的(不同的地址)来区分的。l 22.CPU通过指令访问主存所用的程序地址叫做(逻辑地址)。26相对寻址方式中，求有效地址运用(D)加上偏移量。B栈指示器内容C变址存放器内容27.变址寻址方式中，操作数的有效地址等于(C)。 l 28基址寻址方式中，操作数的有效地址等于

6、(A)。B堆栈指示器内容加上形式地址C变址存放器内容加上形式地址D程序计数器内容加上形式地址29.指令系统中承受不同寻址方式的目的是DA. 降低指令译码的难度 B.进步指令读取的速度 C.实现程序限制 D.缩短指令字长，扩大寻址空间，进步编程灵敏性30.关于操作数的来源和去处，表述不正确的选项是DA.第一个来源和去处是CPU内部的通用存放器 C.第三个来源和去处是内存中的存储单元 31.存放器间接寻址方式中，操作数在C中A.通用存放器 B.堆栈 C.主存单元 D.外存储器l 32在CPU及主存之间参与Cache，可以进步CPU访问存储器的速率，一般状况下Cache的容量_命中率_，因此Cach

7、e容量_。(C)A越大，越高，及主存越接近越好B越小，越高，及主存越差异大越好C越大，越高，只要几十或几百K就可达90%以上D越小，越高，只要几K就可达90%以上33. 在CPU及主存之间参与Cache，可以解决CPU和主存之间的速度匹配问题34.CPU中的通用存放器可以存放数据和地址35.在承受DMA方式高速传输数据时，数据传送是(B)。B在DMA限制器本身发出的限制信号限制下完成的C由CPU执行的程序完成的D由CPU响应硬中断处理完成的36每一条指令执行时通常有读取指令、执行指令、分柝指令等几个步骤，他们的执行依次应当是(B)。A读取指令、执行指令、分析指令B读取指令、分析指令、执行指令C

8、分析指令、执行指令、读取指令D执行指令、读取指令、分析指令l 37假设主存每个存储单元为8位，那么(C)。A其地址线也为8位B其地址线为16位D其地址线及8有关38虚拟存储器管理系统的根底是程序的部分性原理，因此虚存的目的是为了给每个用户供给比主存容量(B)编程空间。A小得多的逻辑B大得多的逻辑D大得多的物理l 31.CPU输出数据的速度远远高于打印机的打印速度，为解决这一冲突，可承受(C)。A并行技术C缓冲技术D虚存技术39.中断允许触发器用来(D)。A表示外设是否提出了中断恳求BCPU是否响应了中断恳求CCPU是否正在进展中断处理D开放或关闭可屏蔽硬中断40.在限制器中，部件(指令存放器I

9、R)用于接收并保存从内存读出的指令内容，在执行本条指令的过程中供给本条指令的主要信息。41. 在限制器中，部件程序计数器PC用于存放下一条指令的地址。42.微程序限制器中，机器指令及微指令的关系是每一条机器指令由一段用微指令编成的微程序来说明执行。43.每一条指令执行时通常有分析指令、读取指令、执行指令等几个步票，他们的执行依次应当是(D)。A.分析指令、读取指令、执行指令B.分析指令、执行指令、读取指令C.执行指令、读取指令、分析指令D.读取指令、分析指令、执行指令44.在中黯摞设置一个中惭屏蔽触发器，CPU可以根据需要对其执行置1或清0操作，便可实现对该中断嚣的(B)管理。45组成一个运算

10、器需要多个部件，但下面所列(B)不是组成运算器的部件A状态存放器CALUD通用存放器46关于操作数的来源和去处，表述不正确的选项是(D)。A第一个来源和去处是CPU存放器B第二个来源和去处是外设中的存放器D第四个来源和去处是外存贮器47在限制器中，部件(D)能供给指令在内存中的地址，效劳于读取指令，并接收下条将被执行的指令的地址。A指令指针lPB地址存放器ARC指令存放器IRD程序计数器PC48指令流水线需要处理好(A)3个方面问题。A构造相关、数据相关、限制相关B构造相关、数据相关、逻辑相关C.构造相关、逻辑相关、限制相关D逻辑相关、数据相关、限制相关49假设主存每个存储单元存8位数据，那么

11、(D)。B其地址线为16位C其地址线及8有关D其地址线及8无关50CPU正在处理优先级低的一个中断的过程中又可以响应更高优先级中断的解决中断优先级别问题的方法被称为(A)。B中断恳求C中断响应D中断处理51.存取周期是指存储器进展一次完好的读写操作所需要的全部时间。52.承受虚拟存储器的目的是为了给用户供给比主存容量大得多的逻辑编程空间。53.在中断源设置一个中断屏蔽触发器，CPU可以根据需要对其执行置“1或“0操作，便可实现对该中断源的B管理。A. 中断嵌套 B. 中断恳求 54.硬连线限制器中，运用节拍发生器来区分指令不同的执行步骤。55.某存储器容量为32K*16位，那么CA. 地址线为

12、32根，数据线为16根 B. 地址线为16根，数据线为32根C. 地址线为15根，数据线为16根 D. 地址线为16根，数据线为15根56.在数据传送过程中，数据由串行变并行或由并行变串行，这种转换是由接口电路中的移位存放器实现的57.周期挪用方式常用于干脆存储器访问方式的输入输出中58.当承受B输入数据时，除非CPU等待否那么无法传送数据给计算机。A. 干脆存储器访问方式 B. 程序查询方式 C. 程序中断方式 D. I/O通道方式二、 推断题将推断结果填在括弧内，正确打号，错误打号。每题3分，共15分l 1.海明校验码是对多个数据位运用多个校验位的一种检错纠错编码方案，不仅可以觉察是否出错

13、，还能觉察是哪一位出错。()l 2.奇偶校验可以校验奇数个位的出错，并能确定出错的位置 3干脆寻址是在指令字中干脆给出操作数本身而不再是操作数地址。() 4. 基地址寻址方式中，操作数的有效地址等于基址存放器内容加上形式地址l 5计算机中的流水线是把一个重复的过程分解为假设干个子过程，每个子过程及其他子过程并行运行。()l 6计算机中的流水线是把假设干个子过程合成为一个过程，使每个子过程实现串行运行。()l 7CPU访问存储器的时间是由存储器的容量确定的，存储器容量越大，访问存储器所需的时间越长。()l 8随着CPU速度的不断提升，程序查询方式很少被承受的缘由是CPU及外设串行工作。()9指令

14、系统中承受不同寻址方式的目的主要是缩短指令长度，扩大寻址空间，进步编程灵敏性。()10在Cache的地址映射中，全相联映射是指主存中的随意一字块均可映射到Cache内随意一字块位置的一种映射方式。()11DMA限制器通过中断向CPU发DMA恳求信号。()l 12.长度一样但格式不同的2种浮点数，前者尾数长、阶码短，后者尾数短、阶码长，其他规定均一样，那么前者可表示的数的范围大但精度低。(X)13.相对寻址方式中，操作数的有效地址等于程序计数器内容及偏移量之和。()l 14.在多周期CPU系统中，不是全部指令运用一样的执行时间，而是指令需要几个周期就为其支配几个周期。()15.组相联映像可以转化

15、为干脆映象或全相联映象，所以说，它是干脆映象租金相联映象的普遍形式。()16.在承受DMA方式高速传输数据时，数据传送是通过为DMA专设的数据总钱传输的。(X)17只有定点数运算才可能溢出，浮点数运算不会产生溢出。()18硬连线限制器中，每条指令不同的执行步骤是通过限制信号形成部件的不同编码状态来区分的。(19引入虚拟存储系统的目的，是为了加快外存的存取速度。()20按数据传送方式的不同，计算机的外部接口可分为串行接口和并行接口两大类。()21. 在程序的执行过程中，Cache及主存的地址映像是由操作系统来管理的22. 定点小数表示中，只有补码能表示-123. 两补码相加，承受1位符号位，当最

16、高位有进位时表示结果产生溢出24. 补码加减法中，操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替25. 微程序限制器中，每一条机器指令由一段用微指令编成的微程序来说明执行26. 引入虚拟存储系统的目的，是为了加快外存的存取速度27. 中断效劳程序的最终一条指令是中断返回指令三、简答题共29分1计算机指令中要用到的操作数一般可以来自哪些部件？8分答：(1)CPU内部的通用存放器。此时应在指令字中给出用到的存放器编号存放器名，通用存放器的数量一般为几个、十几个，故在指令字中须为其支配2、3、4、5或更多一点的位数来表示一个存放器。(2)外围设备接口中的一个存放器。通常用设备编号、或设

17、备人出端口地址、或设备映像地址及内存储器地址统一编址的一个设备地址编号来表示。(3)内存储器的一个存储单元。此时应在指令字中给出该存储单元的地址。2.什么是指令周期举例说明一个指令周期往往要包含哪几个执行步骤(7分)答：指令周期通常是指计算机执行一条指令所用的时间。一个指令周期往往要包含几个执行步骤，例如可能包括读取指令、指令译码和读存放器组、ALU执行运算、读写内存或接口、数据写回存放器组这5个步囊。3.一条指令要由哪两部分组成？各部分的作用是什么？8分答：第一部分是指令的操作码，它用于指明本条指令的运算和操作功能，计算机需要为每条指令支配一个确定的操作码。第二部分是指令的操作数地址，它用于

18、给出被操作的信息指令或数据的地址，包括参与运算的一个或多个操作数所在的地址，运算结果的保存地址，程序的转移地址、被调用的子程序的人口地址等。4.根据操作数的个数不同，把指令分成哪几种？7分答：根据操作数的个数不同，指令分为下面四种：(1) 无操作数指令；(2)单操作数指令；(3)双操作数指令,(4)多操作数指令。5.什么是指令周期、机器周期和时钟周期？三者有何关系？答：指令周期通常是指计算机执行一条指令所用的时间。机器周期是指全部指令执行过程中的一个基准时间，通常以存取周期作为机器时间，时钟周期是机器主频的倒数，也称为节拍，它是限制计算机操作的最小单位时间。6.硬连线限制器是运用什么子部件来区

19、分和表示指令不同的执行步骤的？它的根本工作原理是什么？答：在硬连线限制器中，由节拍发生器(timing)来区分指令不同的执行步骤的。节拍发生器是由几个触发器电路实现的典型的时序逻辑电路，它为指令的每一个执行步骤供给一个节拍状态信号，而节拍状态的变换标明了一条指令执行步骤的次序关系。7.简述限制器在整机中起到的作用和它的根本功能。8分答：限制器部件是计算机的五大功能部件之一，其作用是向整机中包括限制器部件在内的每个部件供给协同运行所需要的限制信号。计算机的最本质的功能是连续执行指令，而每一条指令往往又要分成几个执行步骤才得以完成。所以，限制器的根本功能是，根据当前正在执行的指令和它当前所处的执行

20、步骤，形成并供给出在这一时刻整机各部件要用到的限制信号，并且确定下一步将进入哪个执行步骤。8.简述徽程序限制器的根本工作原理。(7分)答：微程序限制路是用多条微指令说明执行每一条指令的功能，硬件组成中的核心线路是一个被称为限制存储器的部件(用ROM芯片实现)，用于保存由微指令(指令一个执行步骤用到的限制信号的集合)组成的徽程序。在程序执行过程中，将根据指令及其执行步骤，依次从限制存储器中读出一条微指令，用敬指令中的微嘱咐字段限制各执行部件的运行功能，并用下地址字段形成下一条微指令的地址，使得微程序可以连续运行。9.微程序限制器通常运用于什么场合？为什么？7分答：微程序限制器通常在性能要求不是特

21、别高的系列计算机系统得到普遍应用，相对硬连线限制器其运行速度较慢，难以运用在性能要求特别高的计算机系统中10.计算机的存储器系统设计是如何实现“容量大、“速度快和“本钱低的要求的7分答：将存储器系统设计成由高速缓冲存储器、主存储器和扶植存储器组成的多级构造。其中高速缓冲存储器的存取速度及CPU速度处于同一个数量级，但其具有价格高、功耗大、集成度低的特点，所以不相宜用作大容量的存储器；主存储器的存取速度略低，价格略高，具有集成度高、功耗低的特点，用来存储常常运用的数据或程序；扶植存储器是存取速度相对较慢但存储容量较大的存储器，用来存储不太常用的大部分程序和数据。11.多级构造的存储器是由哪3级存

22、储器组成的？每一级存储器运用什么类型的存储介质？7分答：多级构造的存储器是由高速缓存、主存储器和扶植存储器或虚拟存储器组成的。高速缓冲存储器运用静态存储器芯片实现，主存储器通常运用动态存储器芯片实现，而扶植存储器或虚拟存储器通常那么运用快速磁盘设备上的一片存储区。前两者是半导体电路器件，以数字逻辑电路方式进展读写，后者那么是在磁性介质层中通过电磁转换过程完成信息读写。12.静态存储器和动态存储器器件的特性有那些主要区分？各自主要应用在什么地方？7分答：由于动态存储器集成度高，消费本钱低，被广泛地用于实现要求更大容量的主存储器。静态存储器读写速度快，消费本钱高，通常多用其实现容量可以较小的高速缓

23、冲存储器。13.在计算机中承受多级构造的存储器系统，是建立在程序的什么原理之上的这一原理主资表达在哪些方面(8分)答：多级构造的存俺器系统的运行原理是建立在程序运行的部分性原理之上的。它主要表达在如下3个方面:(1)时间方面，在一小段时间内，最近被访问过的程序和数据很可能再次被访问(2)空间方面，这些最近被访问过的程序和数据，往往集中在一小片存储区域中(3)在指令执行服序方面，指令的依次执行比转移执行的可能性要大。14.名词说明：存取周期、存取容量答：存取周期是存储器进展两次连续、独立的操作读或写之间的最小间隔时间。 存取容量是存储器存放二进制代码的总数量，通常用存储器所能记忆的全部字数和字长

24、的乘积来表示。15.什么是总线周期？7分答：总线周期，通常指的是通过总线完成一次内存读写操作或完成一次输入输出设备的读写操作所必需的时间。根据详细的操作性质，可以把一个总线周期分为内存读周期，内存写周期，I/O读周期，I/O写周期4种类型。16.什么是总线仲裁？7分答：数据传输总耍在计算机的两个部件之间进展，必需由总线主设备首先启动这次传输过程，即申请总线运用权并发出嘱咐限制总线运行，而总线从设备那么只能响应由主设备发出的嘱咐并执行读写操作。当有多个总线主设备同时发出总线运用权的恳求时，为了确保在任何时刻只有一个总线主设备运用总线传输数据，需要确定由其中某个设备获得总线运用权，这就是进展总线仲

25、裁。及中断恳求相像，这些主设备运用总线的优先级上下是不同的，总线仲裁器确定是把总线运用权优先支配给优先级高的主设备运用。17.什么是数据传送限制中的异步通信方式(7分)答：交换数据的过程中，通信设备的双方都需要对时间上的协作关系进展限制，这就是数据传送限制，或称为总结通信限制，通常又称为同步问题。数据传送时双方运用各自的时钟信号的通信方式称为异步通信方式。异步通信的双方承受应答方式(又称握手方式)解决数据传输过程中的时间协作关系，而不是运用同一个时钟信号进展同步。为此，CPU必需再供给一个时钟信号，通知接收设备承受已发送过去的数据。接收设备还将用这一时钟信号作为自己接收数据时的选通信号。18.

26、什么是数据传送限制中的同步通信方式？7分答：交换数据的过程中，通信设备的双方都需要对时间上的协作关系进展限制，这就是数据传送限制，或称为总线通信限制，通常又称为同步问题。数据在总线上传送时双方运用同一个时钟信号进展同步的通信方式称为同步通信方式。这个共用的时钟信号通常由CPU的总线限制逻辑供给，这里称它为总线时钟。一个或几个总线时钟周期构成一个总线周期，每个周期完成一次数据传输，总线周期的长短，还需要及被读写部件的存取时间相协作。由于通信双方运用同一时钟信号，完成对地址、限制和数据信号的送出及接收，所以有比较高的数据传输率19.同步通信及异步通信的主要区分是什么？说明通信双方如何联络？答：同步

27、通信及异步通信的主要区分是前者有公共时钟，总线上的全部设备按统一的时序、统一的传输周期进展信息传输，通信双方按事先约好的时序联络。后者没有公共时钟，没有固定的传输周期，承受应答方式通信。四、计算题每题10分，共20分1把正确的答案或选择写进括号内二进制需要小数点后保存8位。(0.625)10=(0.1)BCD=(0.101)2=(0.A)16(lAA)16=0)2=(426)102定点小数的真值X-0.1001，Y-O0101，分别计算：(1)X原=(1.1001)X补=(1.0111)-X补=(0.1001)(2)Y原=(0.0101)Y补=(0.0101)-Y补=(1.1011)100)Y

28、-X补=(0.1110)l 3把正确的答案或选择写进括号内二进制需要小数点后保存8位。(0.71)10=(0.01110001)BCD=(0.10110101)2=(0.B5)16(1AB)16=1)2=(427)104定点小数的真值X=-0.1101，Y=0.0001，分别计算(1)X原=(1.1101)X补=(1.0011)-x补=(0.1101)(2)Y原=(0.0001)Y补=(00001)-Y补=(1.1111)(3)X+Y补=(1.0100)Y-X补=(0.1110)5.将十进制数一0.276和47化成二进制数，再写出各自的原码、反码、补码表示(符号位和数值位共8位)。100011

29、)2(47)10=(0101111)2原码1. 0101111反码1. 0101111补码1. 01011116.写出X=10111101，Y=-00101011的原码和补码表示，并用补码计算两个数的差。X原=010111101Y原=1X补=0Y补=1X-Y补=07将十进制数-0.288和49化成二进制数，再写出各自的原码、反码、补码表示符号位和数值位共8位。(-0.288)10=(-0.0100100)2(49)10=(0110001)2原码1. 0反码1. 0补码1. 08X=0.1101，Y=-0.0111，求X原、Y原、X补、Y补、X+Y补。形成性考核练习册练习题一、计算题1将十六进制

30、数据14.4CH表示成二进制数，然后表示成八进制数和十进制数。14.4CH=(10100.01001100)2=(14.23)8=(20.21875)102对以下十进制数表示成8位含一位符号位二进制数原码和补码编码。117； X原00010001，X补000100012-17； X原10010001，X补111011113以下各x原，分别求它们的x反和x补。1x原0.10100；x反010100，x补0101002x原1.00111；x反111000，x补1110013x原010100；x反010100，x补0101004x原110100；x反101011，x补1011004写出X101111

31、01，Y00101011的双符号位原码、反码、补码表示，并用双符号补码计算两个数的差。X原00 10111101, X反00 10111101, X补00 10111101Y原11 00101011, Y反11 11010100, Y补11 11010101X补+Y补00 100100105将十进制数0.7110变成BCD码、二进制数和16进制数，将1AB16变换成二进制数和十进制数。二进制小数点后保存8位。答案：0.71100.01110001BCD0.1011010120.B5161AB1612427106X0.1101，Y0.0001，分别计算X和Y的原码、补码、X和Y的补码、XY的补码

32、、YX的补码。答案：X原1.1101、X补1.0011、X补0.1101Y原0.0001、Y补0.0001、Y补1.1111XY补1.0100 YX补0.11107写出X10111101，Y00101011的双符号位原码、反码、补码表示，并用双符号补码计算两个数的差。答案：原码 反码 补码X1011110100 1011110100 1011110100 10111101Y0010101111 0010101111 1101010011 11010101XY=00 1110100000 1110100000 11101000二、推断题1ASCII编码是一种汉字字符编码；2一般承受补码运算的二进

33、制减法器，来实现定点二进制数加减法的运算；3在浮点数表示法中，阶码的位数越多，能表达的数值精度越高；4只有定点数运算才可能溢出，浮点数运算不会产生溢出。5变址寻址需要在指令中供给一个存放器编号和一个数值。6计算机的指令越多，功能越强越好。7程序计数器PC主要用于解决指令的执行次序。8微程序限制器的运行速度一般要比硬连线限制器更快。9CPU访问存储器的时间是由存储器的容量确定的，存储器容量越大，访问存储器所需的时间越长。10引入虚拟存储系统的目的，是为了加快外存的存取速度。11按主机及接口间的数据传送方式，输入/输出接口可分为串行接口和并行接口。12DMA限制器通过中断向CPU发DMA恳求信号。

34、13输入输出指令的功能是进展CPU和I/O设备之间的数据传送。14半导体ROM信息可读可写，且断电后仍能保持记忆。15在承受DMA方式传输数据时，数据传送是在DMA限制器本身发出的限制信号限制下完成的。三、简答题：1简述奇偶校验码和海明校验码的实现原理。答：奇偶校验码原理：通常是为一个字节补充一个二进制位，称为校验位，通过设置校验位的值为0或1的方式，使字节自身的8位和该校验位含有1值的位数确定为奇数或偶数。在接收方，检查接收到的码字是否还满意取值为1的总的位数的奇偶关系，来确定数据是否出错。海明校验码原理：是在k个数据位之外加上r个校验位，从而形成一个k+r位的新的码字，使新的码字的码距比较

35、匀整地拉大。把数据的每一个二进制位支配在几个不同的偶校验位的组合中，当某一位出现错误，就会引起相关的几个校验位的值发生变更，这不但可以觉察错误，还可以指出哪一位出错，为进一步纠错供给了根据。2简述教材中给出的MIPS计算机的运算器部件的功能和组成。答：MIPS计算机运算器部件功能和组成：运算器的首要功能是完成对数据的算术和逻辑运算, 由其内部的一个被称之为算术及逻辑运算部件(英文缩写为ALU)担当；运算器的第二项功能，是暂存将参与运算的数据和中间结果, 由其内部的一组存放器担当；为了用硬件线路完成乘除指令运算, 运算器内一般还有一个能自行左右移位的专用存放器, 通称乘商存放器。这些部件通过几组

36、多路选通器电路实现互相连接和数据传送；运算器要及计算机其它几个功能部件连接在一起协同运行, 还必需有承受外部数据输入和送出运算结果的逻辑电路。3浮点运算器由哪几部分组成？答：处理浮点数指数部分的部件、处理尾数的部件、加速移位操作的移位存放器线路以及存放器堆等组成。4假定 X = 0.0110011*211， Y = 0.1101101*2-10 此处的数均为二进制，在不运用隐藏位的状况下，答复以下问题：1浮点数阶码用4位移码、尾数用8位原码表示含符号位，写出该浮点数能表示确实定值最大、最小的正数和负数数值；解答：确定值最大： 1 111 0 1111111、1 111 1 1111111；确定

37、值最小： 0 001 0 0000000、0 001 1 0000000 2写出X、Y的浮点数表示。X浮1 011 0 0110011 Y浮0 110 0 11011013计算X+YA：求阶差：|E|=|1011-0110|=0101B：对阶：Y变为 1 011 0 00000 1101101C：尾数相加：00 0110011 00000+ 00 00000 1101101=00 0110110 01101D：规格化：左规：尾数为0 1101100 1101，阶码为1010F：舍入处理：承受0舍1入法处理，那么有00 1101100+1=00 1101101E：不溢出所以，X+Y最终浮点数格式

38、的结果： 1 010 0 1101101，即0.1101101*2105一条指令通常由哪两个部分组成？指令的操作码一般有哪几种组织方式？各自应用在什么场合？各自的优缺点是什么？答：一条指令通常由操作码和操作数两个部分组成。指令的操作码一般有定长的操作码、变长的操作码两种组织方式。定长操作码的组织方式应用在当前多数的计算机中；变长的操作码组织方式一般用在小型及以上的计算机当中。定长操作码的组织方式对于简化计算机硬件设计，进步指令译码和识别速度有利。变长的操作码组织方式可以在比较短的指令字中，既能表示出比较多的指令条数，又能尽量满意给出相应的操作数地址的要求。 6如何在指令中表示操作数的地址？通常

39、运用哪些根本寻址方式？ 答：是通过寻址方式来表示操作数的地址。通常运用的根本寻址方式有：立即数寻址、干脆寻址、存放器寻址、存放器间接寻址、变址寻址、相对寻址、间接寻址、堆栈寻址等。7为读写输入/输出设备，通常有哪几种常用的寻址方式用以指定被读写设备？答：为读写输入/输出设备，通常有两种常用的编址方式用以指定被读写设备，一是I/O端口及主存储器统一的编制方式，另一种是I/O端口及主存储器彼此独立的编制方式。8简述计算机中限制器的功能和根本组成，微程序的限制器和硬连线的限制器在组成和运行原理方面有何一样和不同之处？答：限制器主要由下面4个部分组成：1程序计数器PC，是用于供给指令在内存中的地址的部

40、件，效劳于读取指令，能执行内容增量和接收新的指令地址，用于给出下一条将要执行的指令的地址。2指令存放器IR，是用于接收并保存从内存储器读出来的指令内容的部件，在执行本条指令的整个过程中，为系统运行供给指令本身的主要信息。3指令执行的步骤标记线路，用于标记出每条指令的各个执行步骤的相对次序关系，保证每一条指令按设定的步骤序列依次执行。4全部限制信号的产生部件，它根据指令操作码、指令的执行步骤时刻，或许还有些另外的条件信号，来形成或供给出当前执行步骤计算机各个部件要用到的限制信号。计算机整机各硬件系统，正是在这些信号限制下协同运行，执行指令，产生预期的执行结果。由于上述后两个部分的详细组成及运行原

41、理不同，限制器被分为硬连线限制器和微程序限制器两大类。微程序的限制器和组合逻辑的限制器是计算机中两种不同类型的限制器。共同点：根本功能都是供给计算机各个部件协同运行所需要的限制信号；组成部分都有程序计数器PC，指令存放器IR；都分成几个执行步骤完成每一条指令的详细功能。不同点：主要表如今处理指令执行步骤的方法，供给限制信号的方案不一样。微程序的限制器是通过微指令地址的连接区分指令执行步骤，应供给的限制信号从限制存储器中读出，并经过一个微指令存放器送到被限制部件。组合逻辑限制器是用节拍发生器指明指令执行步骤，用组合逻辑电路干脆给出应供给的限制信号。微程序的限制器的优点是设计及实现简洁些，易用于实

42、现系列计算机产品的限制器，理论上可实现动态微程序设计，缺点是运行速度要慢一些。组合逻辑限制器的优点是运行速度明显地快，缺点是设计及实现困难些，但随着EDA工具的成熟，该缺点已得到很大缓解。9限制器的设计和该计算机的指令系统是什么关系？答：限制器的的根本功能，是根据当前正在执行的指令，和它所处的执行步骤，形成并供给在这一时刻整机各部件要用到的限制信号。所以，限制器的设计和该计算机的指令系统是一一对应的关系，也就是限制器的设计应根据指令的要求来进展，特别是要分析每条指令的执行步骤，产生每个步骤所需要的限制信号。10指令承受依次方式、流水线方式执行的主要差异是什么？各有什么优点和缺点？依次方式是，在一条指令完全执行完毕后，再开始执行下一条指令。优点是限制器设计简洁，简洁实现，；缺点是速度比较慢。指令流水线方式是进步计算机硬件性能的重要技术和有效措施，在本钱增加不多的状况下很明显地进步了计算机的性能。追求的目的是力争在每一个指令执行步骤中完