2022年秒脉冲发生器 .pdf

《2022年秒脉冲发生器 .pdf》由会员分享，可在线阅读，更多相关《2022年秒脉冲发生器 .pdf（8页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、1 设计题目：秒脉冲发生器的设计设计小组：第三组名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 8 页 - - - - - - - - - 2 1 秒脉冲发生器整体设计方案1.1 秒脉冲发生设计方案概述秒脉冲发生器是由100HZ 时钟产生电路和分频电路两部分构成，其中100HZ 时钟产生电路主要由555 定时器组成的时钟电路，主要用来产生100HZ 的脉冲信号；分频电路主要由 74LS192 组成的 100 进制计数器电路，主要用于将100HZ脉冲信号分成1HZ脉冲信号。

2、该方案通过了Multisim软件仿真，并得到了1HZ的脉冲信号，基本实现了工程训练的要求。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 8 页 - - - - - - - - - 3 1.2 秒脉冲发生器整体设计电路设计图图 1 秒脉冲发生器整体设计电路设计图1.3 秒脉冲发生器整体设计电路仿真图图 2 秒脉冲发生器整体设计电路仿真图名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - -

3、 - - - - 第 3 页，共 8 页 - - - - - - - - - 4 2 各分电路的元件介绍及设计方案2.1 100HZ 时钟产生电路图 3 100HZ 时钟产生电路2.1.1 元件介绍555 芯片引脚图及引脚描述：555 的 8 脚是集成电路工作电压输入端，电压为518V，以 UCC 表示；从分压器上看出，上比较器 A1的脚接在 R1和 R2之间， 所以 5 脚的电压固定在 2UCC/3上；下比较器 A2接在 R2与 R3之间， A2的同相输入端电位被固定在UCC/3上。1 脚为地。2 脚为触发输入端； 3 脚为输出端， 输出的电平状态受触发器控制，而触发器受上比较器6 脚和下比

4、较器 2 脚的控制。当触发器接受上比较器A1从 R脚输入的高电平时，触发器被置于复位状态，3 脚输出低电平；2 脚和 6 脚是互补的， 2 脚只对低电平起作用，高电平对它不起作用，即电压小于 1Ucc/3，此时 3 脚输出高电平。 6 脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于 2 Ucc/3，称高触发端， 3 脚输出低电平，但有一个先决条件，即2 脚电位必须大于 1Ucc/3 时才有效。 3 脚在高电位接近电源电压 Ucc，输出电流最大可打200mA 。4 脚是复位端，当4 脚电位小于 0.4V 时，不管 2、6 脚状态如何，输出端3脚都输出低电平。5 脚是控制端。名师

5、资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 8 页 - - - - - - - - - 5 7 脚称放电端，与3 脚输出同步，输出电平一致，但7 脚并不输出电流，所以 3 脚称为实高（或低）、 7 脚称为虚高。图 4 555 定时器引脚图2.1.2 100HZ 时钟产生电路设计方案100HZ时钟产生电路是由555 定时器、电阻、电容组成的，电路的设计及其工作波形见图 3。 接通电源后，电源 VCC 通过 R1和 R2对电容 C充电， 当 Uc1/3VCC时，振荡器输出 V

6、o=1，放电管截止。当 Uc充电到 2/3VDD后，振荡器输出 Vo翻转成 0，此时放电管导通，使放电端(DIS) 接地，电容 C通过 R2对地放电，使 Uc下降。当 Uc下降到 1/3VCC后，振荡器输出 Vo又翻转成 1，此时放电管又截止，使放电端 (DIS) 不接地， 电源 VCC 通过 R1和 R2又对电容 C充电， 又使 Uc从 1/3VCC上升到 2/3VCC,触发器又发生翻转，如此周而复始，从而在输出端Vo得到连续变化 的 振荡 脉 冲 波 形。 脉 冲 宽 度 TL0.7R2C， 由 电 容 C 放 电 时 间 决 定 ；TH=0.7(R1+R2)C ，由电容 C充电时间决定，

7、脉冲周期TTH+TL 。图 5 555 定时器构成的多谐振荡器及波形图名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 8 页 - - - - - - - - - 6 2.2 分频电路图 6 分频电路2.2.1 元件介绍十进制可逆计数器74LS192引脚图管脚及功能表：74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图 7 74LS192 的引脚排列及逻辑符号（a）引脚排列 (b) 逻辑符号图中：为置数端，为加

8、计数端，为减计数端，为非同步进位输出端，为非同步借位输出端， P0、P1、P2、P3为计数器输入端，为清除端，Q0 、Q1 、Q2 、Q3为数据输出端。其功能表如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 8 页 - - - - - - - - - 7 输入输出P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 0 0 0 0 0 0 d c b a d c b a 0 1 1 加计数0 1 1 减计数2.2.2 分频电路设计方案分频电路是由两个74LS192芯片

9、组成的，用74LS192芯片的加计数功能。由74LS192芯片的功能表可以看出，当清零端为 0，置数端为 1，减计数端为 1 时，给第一个 74LS192芯片的加计数端加上脉冲信号，来一个脉冲，计一个数，当计够 10 个数时，第一个 74LS192芯片的进位端进一位给第二个74LS192芯片的加计数端，当第二个74LS192芯片也计够 10个数时，也进一位，如此循环下去，便可以将100HZ脉冲信号分成 1HZ脉冲信号。3 主要元器件清单名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 8 页 - - - - - - - - - 8 符号元器件名称型号数量主要参数LM555 555 定时器1 R1 电阻金属膜电阻器1 10KR2 电阻金属膜电阻器1 67KC1 电容陶瓷电容1 100nF C2 电容陶瓷电容1 10nF 74LS192 同步十进制可逆计数器TTL 2 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 8 页 - - - - - - - - -