VHDL 四位乘法器程序.doc

《VHDL 四位乘法器程序.doc》由会员分享，可在线阅读，更多相关《VHDL 四位乘法器程序.doc（3页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、 VHDL课堂作业题目要求：用Quartus II设计一个四位乘法器使用软件：Quartus II 9.1 (32-Bit)完成时间：2010.11.1 源程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY mul4 IS PORT(a,b:IN STD_LOGIC_VECTOR(3 DOWNTO 0); y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); END mul4; ARCHITECTURE behave OF mul4 ISsignal c0,c1,

2、c2,c3:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(a,b,c0,c1,c2,c3)BEGINIF b(0)=0 THEN c0=0000;ELSE c0=a;end if;IF b(1)=0 THEN c1=0000;ELSE c1=a;end if;IF b(2)=0 THEN c2=0000;ELSE c2=a;end if;IF b(3)=0 THEN c3=0000;ELSE c3=a;end if;y=(0000& c0)+(000& c1&0)+(00& c2&00)+(0&c3&000); END PROCESS;END behave; 仿真电路图：生成电路基本信息仿真波形：3 形信基 图课路;作 ;0&)0 &0)0 &0 0( = 00= 0=( = 0= 0) 0) 000 0)0 , , ) ( _ , )0 ( ) _ _ . 序 . ( ：法位个设 用