数字电路与逻辑设计ppt课件.ppt

《数字电路与逻辑设计ppt课件.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计ppt课件.ppt（86页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、数字电路与数字电路与逻辑设计逻辑设计数字电子技术数字电子技术注：打“*”为可不讲授内容第第第第第第5 5 5章章章章章章 常用时序逻辑常用时序逻辑常用时序逻辑常用时序逻辑常用时序逻辑常用时序逻辑 模块及其应用模块及其应用模块及其应用模块及其应用模块及其应用模块及其应用学习要点：学习要点：计数器、寄存器等中规模集成电路的逻辑功能和使用方法5.1 计数器计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器5.1.1 二进制计数器和十进制

2、计数器二进制计数器和十进制计数器1 1、二进制同步计数器、二进制同步计数器3位二进制同步加法计数器位二进制同步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序： /C nnnQQQ012选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图nnnQQQC012输出方程：CPCPCPCP210时钟方程：CPQ0Q1Q2C时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=1时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。100 KJnQKJ011nnQQKJ012

3、2Q0Q0 CFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&1&电路图由于没有无效状态，电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到n位二进制同步加法计数器驱动方程输出方程nnnnnnQQQQC01213位二进制同步减法计数器位二进制同步减法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图输出方程： 000001010011/1 /0111110101100 /0 /0 /0 /0 /0 /0排列顺序： /B nnnQQQ012CPCPCPCP210时钟方程

4、：nnnQQQB012CPQ0Q1Q2B时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=0时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。100 KJnQKJ011nnQQKJ0122Q0Q0 B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&电路图由于没有无效状态，电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到n位二进制同步减法计数器驱动方程输出方程nnnnnnQQQQB01213位二进制同步可逆计数器位二进制同步可逆计数器设用U/D表示加减控制

5、信号，且U/D0时作加计数，U/D 1时作减计数，则把二进制同步加法计数器的驱动方程和U/D相与，把减法计数器的驱动方程和U/D相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。nnnnnnQQDUQQDUKJQDUQDUKJKJ010122001100/1输出方程nnnnnnQQQDUQQQDUBC210210/Q0Q0 C/B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K1J C11K1J C11K1&1&1&1U/D电路图 74LS161 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS161 1

6、2 3 4 5 6 7 8VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/163CR=0时异步清零。CR=1、LD=0时同步置数。CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。CR=LD=1且CPTCPP=0时，计数器状态保持不变。 CC4520 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 9CC4520 1 2 3

7、4 5 6 7 8VDD 2CR 2Q3 2Q2 2Q1 2Q0 2EN 2CP1CP 1EN 1Q0 1Q1 1Q2 1Q3 1CR VSS EN CP CR双双4位集成二进制同步加法计数器位集成二进制同步加法计数器CC4520CR=1时，异步清零。CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。CR=0、CP=0时，在EN脉冲下降沿作用下进行加法计数。CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变。D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 1

8、4 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0D3是并行数据输入端；Q0Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT0，CO/BO1时，RCCP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS193 BO CO

9、 LD 74LS193 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS193 1 2 3 4 5 6 7 8VCC D0 CR CO BO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1 D2 D3 CR CPU CPDCR是异步清零端，高电平有效；LD是异步置数端，低电平有效；CPU是加法计数脉冲输入端；CPD是减法计数脉冲输入端； D0D3是并行数据输入端；Q0Q3是计数器状态输出端； CO是进位脉冲输出端；BO是借位脉冲输出端；多个74LS193级联时，只要把低位的CO端、BO端分别与

10、高位的CPU、CPD连接起来，各个芯片的CR端连接在一起，LD端连接在一起，就可以了。2 2、二进制异步计数器、二进制异步计数器3位二进制异步加法计数器位二进制异步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序： /C nnnQQQ012状态图选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。输出方程：nnnQQQC012时钟方程：CPQ0Q1Q2C时序图FF0每输入一个时钟脉冲翻转一次，FF1在Q0由1变0时翻转，FF2在Q1由1变0时翻转。CPCP 001QCP 12QCP 3个JK触发器都是在需要

11、翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T型。111221100KJKJKJ CQ0 Q1 Q2Q0 Q1 Q21FF0 FF1 FF2CP1J C11K1J C11K1J C11K&驱动方程：电路图3位二进制异步减法计数器位二进制异步减法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序： /B nnnQQQ012状态图选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。输出方程：nnnQQQB012CPQ0Q1Q2时钟方程：时序图FF0每输入一个时钟脉冲翻转一次，FF1在Q0由0变1时

12、翻转，FF2在Q1由0变1时翻转。CPCP 001QCP 12QCP 3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T型。111221100KJKJKJ驱动方程：电路图CPQ0 Q1 Q2Q0 Q1 Q2 BFF0 FF1 FF2 C1 C1 C1&T触发器的触发沿连 接 规 律上 升 沿下 降 沿加 法 计 数1iiQCP1iiQCP减 法 计 数1iiQCP1iiQCP二进制异步计数器二进制异步计数器级间连接规律级间连接规律4位集成二进制异步加法计数器位集成二进制异步加法计数器74LS197 CP1 CP0 74LS197 Q0 Q1 Q2 Q3(

13、b) 逻辑功能示意图(a) 引脚排列图 14 13 12 11 10 9 874LS197 1 2 3 4 5 6 7VCC CR Q3 D3 D1 Q1 CP0CT/LD Q2 D2 D0 Q0 CP1 GND D0 D1 D2 D3 CT/ LD CRCR=0时异步清零。CR=1、CT/LD=0时异步置数。CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲CP加在CP0端、把Q0与CP1连接起来，则构成4位二进制即16进制异步加法计数器。若将CP加在CP1端，则构成3位二进制即8进制计数器，FF0不工作。如果只将CP加在CP0端，CP1接0或1，则形成1位二进制即二进制计数器。选用4个

14、CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0排列顺序： /C nnnnQQQQ01233.3.2 十进制计数器十进制计数器1 1、十进制同步计数器、十进制同步计数器状态图输出方程：时钟方程：nnQQC03CPCPCPCPCP3210C 的卡诺图00011110000000100111001000nnQQ23nnQQ01十进制同步十进制同步加法计数器加法计数器(a) 10nQ的卡诺图0001111000111010001100

15、1011nnQQ23nnQQ01nnQQ0100011110000001010110010100100110000011010010001000110111nnQQ23次态卡诺图nnnnQQQQ0001011(b) 11nQ的卡诺图00011110000000111011001011nnQQ23nnQQ01nnnnnnQQQQQQ101031100011110000100101011101001nnQQ23nnQQ01(c) 12nQ的卡诺图nnnnnnnnnnnnnnQQQQQQQQQQQQQQ20120102120121200011110000010100011011000nnQQ23nn

16、QQ01(d) 13nQ的卡诺图nnnnnnnQQQQQQQ30301213状态方程nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100,1 CFF0 FF1 FF2 FF3Q1Q1Q0Q01CPQ2Q2 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&电路图比较，得驱动方程：将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ30301213201201121010311001011n

17、nnQKQJQ1十进制同步减法计数器十进制同步减法计数器选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0排列顺序： /B nnnnQQQQ0123状态图输出方程：时钟方程：nnnnQQQQB0123CPCPCPCPCP3210B 的卡诺图00011110001000100011001000nnQQ23nnQQ01(a) 10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01nnQQ0

18、100011110001001001101110100000100100011001001101000010101nnQQ23nnnnQQQQ0001011(b) 11nQ的卡诺图00011110000110100011111000nnQQ23nnQQ01nnnnnnnnnnnnnnnQQQQQQQQQQQQQQQ1010320101301211nnnnnnnnnnnnnnQQQQQQQQQQQQQQ201203021202312nnnnnnnQQQQQQQ30301213状态方程00011110000010101011011001nnQQ23nnQQ01(c) 12nQ的卡诺图0001111

19、0001000100111001000nnQQ23nnQQ01(d) 13nQ的卡诺图次态卡诺图Q0Q0FF0 FF1 FF2 FF3 BQ1Q1Q2Q21CP 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&比较，得驱动方程：将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。nnnnnnnnnnnnQKQQQJQQKQQJQKQQQJKJ03012301203201023100,1电路图nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQ3030121320120

20、31210102311001011nnnQKQJQ1十进制同步可逆计数器十进制同步可逆计数器集成十进制同步计数器集成十进制同步计数器集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。74192是双时钟集成十进制同步可逆计数器，其引脚

21、排列图和逻辑功能示意图与74193相同。把前面介绍的十进制加法计数器和十进制减法计数器用与或门组合起来，并用U/D作为加减控制信号，即可获得十进制同步可逆计数器。选用4个CP上升沿触发的D触发器，分别用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0排列顺序： /C nnnnQQQQ01232 2、十进制异步计数器、十进制异步计数器状态图输出方程：nnQQC03C 的卡诺图00011110000000100111001000nnQQ23nnQQ01十进制异步加法

22、计数器十进制异步加法计数器CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10时序图时钟方程CPCP 001QCP 12QCP FF0每输入一个CP翻转一次，只能选CP。FF1在t2、t4、t6、t8时刻翻转，可选Q0。FF2在t4、t8时刻翻转，可选Q1。FF3在t8、t10时刻翻转，可选Q0。03QCP (a) 10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10状态方程nnQQ010(b) 11nQ的卡诺图0001111000011101

23、10010nnQQ23nnQQ01nnnQQQ1311000111100001111010nnQQ23nnQQ01(c) 12nQ的卡诺图nnQQ212000111100001000110110nnQQ23nnQQ01(d) 13nQ的卡诺图nnnQQQ1213nnnnnnQQDQDQQDQD1232213100nnnnnnnnnnQQQQQQQQQQ12132121311010DQn1比较，得驱动方程：Q0Q0 YFF0 FF1 FF2 FF3Q2Q2Q1Q1Q3Q3 1D C11D C1&CP& 1D C1&1D C1电路图将无效状态10101111分别代入状态方程进行计算，可以验证在CP

24、脉冲作用下都能回到有效状态，电路能够自启动。十进制异步减法计数器十进制异步减法计数器选用4个CP上升沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0排列顺序： /B nnnnQQQQ0123状态图输出方程：nnnnQQQQB0123B 的卡诺图00011110001000100011001000nnQQ23nnQQ01CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10时序图时钟方程CPCP 001QCP

25、12QCP FF0每输入一个CP翻转一次，只能选CP。FF1在t2、t4、t6、t8时刻翻转，可选Q0。FF2在t4、t8时刻翻转，可选Q1。FF3在t8、t10时刻翻转，可选Q0。03QCP CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10(a) 10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01状态方程nnQQ010(b) 11nQ的卡诺图000111100001101111000nnQQ23nnQQ01nnnnnQQQQQ121311000111100001011110nnQQ23nnQQ01(c) 12nQ的卡

26、诺图nnQQ212000111100010001111000nnQQ23nnQQ01(d) 13nQ的卡诺图nnnnQQQQ12313Q0Q0 BFF0 FF1 FF2 FF3Q2Q2Q1Q1Q3Q3 1J C11K1J C11K&CP&1J C11K1J C11K11比较，得驱动方程：电路图将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。1111312322123100KQQJKJKQQJKJnnnn，nnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQ331213221211231100101111)(11nnnQK

27、QJQ1CP1 R0A R0B NC VCC S0A S0B14 13 12 11 10 9 874LS90 1 2 3 4 5 6 7CP0 NC Q0 Q3 GND Q1 Q274LS90S0A S0B R0A R0BQ0 Q3 Q1 Q2CP0CP1(a) 引脚排列图(b) 逻辑功能示意图集集成成十十进进制制异异步步计计数数器器74LS90输 入输 出R0A R0B S0A S0B CP0 CP113121110 nnnnQQQQ 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 Q0 0 0 Q1 0 0 0 0 (清零)0 0 0 0 (清零) 1 0 0 1 (置 9

28、)二进制计数五进制计数8421码十进制计数 5421码十进制计数5.1.3 用计数器模块构成用计数器模块构成N进制计数器进制计数器1 1、用同步清零端或置数、用同步清零端或置数端归零构成端归零构成N进置计数器进置计数器2 2、用异步清零端或置数、用异步清零端或置数端归零构成端归零构成N进置计数器进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N

29、进制计数器的方法。在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。（3）画连线图。 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用同步清零端 CR 归零 74LS163nnnNNQQQPPPPL

30、DCR013111111,SN-1S12-1S111011（2）求归零逻辑。D0D3可随意处理可随意处理D0D3必须都接必须都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同步置数端 LD 归零 74LS163用74LS197来构成一个十二进制计数器。（1）写出状态SN的二进制代码。（3）画连线图。nnNNQQPPPPLDCTCR23112,/SNS121100（2）求归零逻辑。D0D3可随意处理可随意处理D0D3必须都接必须都接0 CT/LD CR CP1 CP0 Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(a) 用异步清

31、零端 CR 归零CP 74LS197CP CP1 CP0 CT/LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(b) 用异步置数端 CT/LD 归零 74LS197用74LS161来构成一个十二进制计数器。nnQQCR23SNS121100D0D3可随意处理可随意处理D0D3必须都接必须都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用异步清零端 CR 归零 74LS161用异步清零端CR归零用同步置数端LD归零SN-1S111011nnnQQQLD013 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D

32、3 CTT CTP CP&11(b) 用同步置数端 LD 归零 74LS1613 3、提高归零可靠性的方法、提高归零可靠性的方法 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11&QQ 74LS161利用一个基本 RS 触发器将CR或0LD暂存一下，从而保证归零信号有足够的作用时间，使计数器能够可靠归零。 CT /LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CP1 CP&1&QQCP0 74LS197使用 CP 下降沿触发的集成计数器时，电路中需增加一个反相器。4 4、计数器容量的扩展、计数器容量的扩展异步计数器一般没有专门的进位信号

33、输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。 CP1 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP1 CPCP0 74LS90(个位)N1=10 Q0 Q1 Q2 Q3 S9A S9B R0A R0BCP0 74LS90(十位)N2=10 CP1 Q0 Q1 Q2 Q3 CP1 CPCP0 74LS90(个位) Q0 Q1 Q2 Q3CP0 74LS90(十位) S9A S9B R0A R0B S9A S9B R0A R0B& CP1 Q0 Q1 Q2 Q3 CP1 CPCP0 74LS90(个位)N1=10 Q0 Q1 Q2 Q3C

34、P0 74LS90(十位)N2=6 S9A S9B R0A R0B S9A S9B R0A R0B同步计数器有进位或借位输出端，可以选择合适的进位或借位输出信号来驱动下一级计数器计数。同步计数器级联的方式有两种，一种级间采用串行进位方式，即异步方式，这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲，异步方式的速度较慢。另一种级间采用并行进位方式，即同步方式，这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲，而低位计数器的进位输出送高位计数器的计数控制端。 D4 D5 D6 D7 CTT CTP CP CTT CTP CP CO LD CR 74LS161(0)Q0 Q1 Q

35、2 Q3 D0 D1 D2 D3 CTT CTP CP111 CO LD CR Q4 Q5 Q6 Q711 CO LD CR Q8 Q9 Q10 Q11 D8 D9 D10 D1111 74LS161(1) 74LS161(2) D4 D5 D6 D7 CTT CTP CP CTT CTP CP CO LD CR 74LS161(0)Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP111 CO LD CR Q4 Q5 Q6 Q711 CO LD CR Q8 Q9 Q10 Q11 D8 D9 D10 D1111 74LS161(1) 74LS161(21在此种接线方式中，只要

36、片1的各位输出都为1，一旦片0的各位输出都为1，片2立即可以接收进位信号进行计数，不会像基本接法中那样，需要经历片1的传输延迟，所以工作速度较高。这种接线方式的工作速度与计数器的位数无关。本节小结：计数器是一种应用十分广泛的时序电路，除计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。缺少的组成部分。计数器计数器可利用触发器和门电路构成。但在

37、实可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用际工作中，主要是利用集成计数器来构成。在用集成计数器构成集成计数器构成N进制计数器时，需要利用清零进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得端或置数控制端，让电路跳过某些状态来获得N N进制计数器。进制计数器。5.2 寄存器寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数

38、据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。5.2. 基本寄存器基本寄存器1 1、单拍工作方式基本寄存器、单拍工作方式基本寄存器D11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CP无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：012310111213DDDDQQQQnnnn2 2、双拍工

39、作方式基本寄存器、双拍工作方式基本寄存器CPD11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CRRDRDRDRD00000123nnnnQQQQ（1）清零。CR=0，异步清零。即有：012310111213DDDDQQQQnnnn（2）送数。CR=1时，CP上升沿送数。即有：（3）保持。在CR=1、CP上升沿以外时间，寄存器内容将保持不变。5.2.2 移位寄存器移位寄存器1 1、单向移位寄存器、单向移位寄存器Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF

40、1 FF2 FF3CP移位时钟脉冲右移输出右移输入Q0 Q1 Q2 Q3并行输出4位右移移位寄存器CPCPCPCPCP3210nnniQDQDQDDD2312010、nnnnnninQQQQQQDQ21311201110、时钟方程：驱动方程：状态方程：Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位时钟脉冲右移输出右移输入Q0 Q1 Q2 Q3输入现态次态Di CPnnnnQQQQ3210 13121110 nnnnQQQQ说明1 1110 0 0 01 0 0 01 1 0 01 1 1 0

41、1 0 0 01 1 0 01 1 1 01 1 1 1连续输入4个 1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位时钟脉冲左移输出左移输入DiQ0 Q1 Q2 Q3并行输出4位左移移位寄存器CPCPCPCPCP3210innnDDQDQDQD3322110、innnnnnnDQQQQQQQ13312211110、时钟方程：驱动方程：状态方程：Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位时钟脉

42、冲左移输出左移输入DiQ0 Q1 Q2 Q3输入现态次态Di CPnnnnQQQQ3210 13121110 nnnnQQQQ说明1 1110 0 0 01 0 0 01 1 0 01 1 1 00 0 0 10 0 1 10 1 1 11 1 1 1连续输入4个 1单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。2

43、 2、双向移位寄存器、双向移位寄存器 D0 D1 D2 D3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q31D C11D C11D C11D C1Q0 Q1 Q2 Q3CPDSL&1&1&1&11DSRMQ0 Q1 Q2 Q3SLnnnnnnnnnSRnMDQMQMQQMQMQQMQMQDMQ21331122011110nnnnnnSRnQQQQQQDQ21311201110SLnnnnnnnDQQQQQQQ13312211110M=0时右移M=1时左移(a) 引脚排列图 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8VCC Q0 Q1 Q2

44、Q3 CP M1 M0CR DSR D0 D1 D2 D3 DSL GND M1 M0 DSL 74LS194 Q0 Q1 Q2 Q3(b) 逻辑功能示意图 D0 D1 D2 D3 CR CP DSR3 3、集成、集成双向移双向移位寄存位寄存器器74LS19474LS194CPMMCR 01工作状态0 1 0 0 1 0 1 1 1 0 1 1 1 异步清零保 持右 移左 移并行输入5.2.3 寄存器集成模块的应用寄存器集成模块的应用1 1、环形计数器、环形计数器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D

45、 C1CPQ0 Q1 Q2 Q3nnQD10即将FFn-1的输出Qn-1接到FF0的输入端D0。根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或端，将轮流地出现矩形脉冲。FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3& 1111 0000100001001001 1110011100110001001001011011 110001101101排列顺序： nnnnQQQQ3210能

46、自启动的能自启动的4位环形计数器位环形计数器由由74LS19474LS194构成的能自构成的能自启动的启动的4位位环形计数器环形计数器启动信号 CR DSR M1 M0 DSL 74LS194Q0 Q1 Q2 Q3D0 D1 D2 D3 0 1 1 1&11CPG2G1(a) 逻辑电路图(b) 时序图CPQ0Q1Q2Q32 2、扭环形计数器、扭环形计数器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即将FFn-1的输出Qn-1接到FF0的输入端D0。01001010

47、11010110 无效循环 10010010010110110000100011001110 有效循环 0001001101111111排列顺序： nnnnQQQQ3210能自启动的能自启动的4位扭环形计数器位扭环形计数器FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3000010001100111011011010010010010010 有效循环 0001001101111111 010110110110(a) 逻辑图(b) 状态图&排列顺序： nnnnQQQQ3210本节小结：寄存器是用来存放二

48、进制数据或代码的电路，寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。需要处理的数据和代码先寄存起来，以便随时取用。寄存器分为基本寄存器和移位寄存器两大类。寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输移或左移，数据可以并行输入、并行输出，串行输入、串行输出，

49、并行输入、串行输出，串行输入、入、串行输出，并行输入、串行输出，串行输入、并行输出。并行输出。寄存器的应用很广，特别是移位寄存器，不仅寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。数器和顺序脉冲发生器等电路。3.5 顺序脉冲发生器顺序脉冲发生器3.5.1 计数器型顺序脉冲发生器计数器型顺序脉冲发生器在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器。计数器型顺序脉冲发生器一

50、般用按自然态序计数的二进制计数器和译码器构成。顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成。作为时间基准的计数脉冲由计数器的输入端送入，译码器即将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为1，或者轮流为0。前面介绍过的环形计数器的输出就是顺序脉冲，故可不加译码电路即可直接作为顺序脉冲发生器。CPQ0 FF0 Q0 Q1 FF1 Q1 1J 1KC1 1J 1KC1&Y0 Y1 Y2 Y31CPQ0Q1Y0Y1Y2Y3译码器nnnnnnnQQQQQQQ101011010nnnnnnnnQQYQQYQQYQQY0