数字电子称的设计(完美版).docx

《数字电子称的设计(完美版).docx》由会员分享，可在线阅读，更多相关《数字电子称的设计(完美版).docx（8页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、数字电子称的设计(完美版) 沈阳航空航天大学 课程设计 （说明书） 数字电子称的设计 班级 学号 学生姓名 指导教师胡乃瑞 沈阳航空航天大学 课程设计任务书 课程名称电子技术综合课程设计 课程设计题目数字电子称的设计 课程设计的内容及要求： 一、设计说明与技术指标 设计一个一个具有数字显示功能的数字电子称，具体技术要求如下： （1）测量范围00.99kg（00.99V）11.99kg（11.99V）。 （2）用3 位数码管显示测量结果。 （3）直流电源输出的微弱信号作为该系统的输入信号。 （4）发挥部分：设计测量量程，进一步扩大测量量程和减小测量误差。 二、设计要求 1在选择器件时，应考虑成本

2、。 2根据技术指标，通过分析计算确定电路和元器件参数。 3画出电路原理图（元器件标准化，电路图规范化）。 三、实验要求 1根据技术指标制定实验方案；验证所设计的电路，用multisim软件仿真。 2进行实验数据处理和分析。 四、推荐参考资料 1. 童诗白，华成英主编模拟电子技术基础M北京：高等教育出版社，2022年 五、按照要求撰写课程设计报告 成绩评定表： 指导教师签字： 年月日 一概述 电子秤是日常生活中常用的电子衡器，广泛应用于超市、大中型商场、物流配送中心。电子秤在结构和原理上取代了以杠杆平衡为原理的传统机械式称量工具。相比传统的机械式称量工具，电子秤具有称量精度高、装机体积小、应用范

3、围广、易于操作使用等优点，在外形布局、工作原理、结构和材料上都是全新的计量衡器。目前市场上使用的称量工具，或者是结构复杂，或者运行不可靠，且成本高，精度稳定性不好，调整时间长，易损坏，维修困难，装机容量大，能源消耗大，生产成本高。而且目前市场上电子秤产品的整体水平不高，部分小型企业产品质量差且技术力量薄弱，设备不全，缺乏产品的开发能力，产品质量在低水平徘徊。因此，有针对性地开发出一套有实用价值的电子秤系统，从技术上克服上述诸多缺点，改善电子秤系统在应用中的不足之处，具有现实意义。 从20世纪70年代开始，在世界范围内掀起了一股“电子秤热”，各先进工业国都很重视传感技术和电子秤的研究、开发和生产

4、。传感技术已经成为重要的现代科技领域，电子秤及其系统生产已经成为了重要的新兴行业。我国生产的电子秤产品主要是属于静态衡器电子秤，在计量要求、功能和外形上已经达到了国外同类产品的先进水平，而且在价格上又低于国外的同类产品，具有较好的出口潜力；但动态衡器电子秤，与国外的同类产品还有一定的差距，尤其是在动态稳定性上存在较大的距离，我国进口的电子秤大多数就是这类产品。我国的电子衡量器要想打入国际市场，参与国际竞争。这就要求企业必须以技术为先导、以质量为中心、以管理为基础，努力提高制造技术与制造工艺水平，稳定产品 的质量，增强国际市场竞争力。 二方案论证 电子秤采用现代传感器技术、电子技术和计算机技术一

5、体化的电子称量装置，才能满足并解决现实生活中提出的“快速、准确、连续、自动”称量要求，同时有效地消除人为误差，使之更符合法制计量管理和工业生产过程控制的应用要求。 电路原理框图： 三电路设计 1.运放电路模块 图1 运放电路 本设计中，需要一个放大电路，我们将采用三运放大电路，主要的元件就是三运放大器。在许多需要用A/D转换和数字采集的单片机系统中，多数情况下，传感器输出的模拟信号都很微弱，必须通过一个模拟放大器对其进行一定倍数的放大，才能满足A/D转换器对输入信号电平的要求，在此情况下，就必须选择一种符合要求的放大器。 2.数模转换模块 图2 A/D转换器 数模转换器即A/D转换器，或简称A

6、DC，通常是指一个将模拟信号转变为数字信号的电子元件。A/D转换一般要经过采样、保持、量化及编码4个过程。模数转换过程包括量化和编码。量化是将模拟信号量程分成许多离散量级，并确定输入信号所属的量级。编码是对每一量级分配唯一的数字码，并确定与输入信号相对应的代码。ADC类型繁多，在此，以ADC0808为例进行设计分析。 ADC0808芯片共有28只引脚呈对称排列，相应引脚名称和功能，如表3-1所示： 表3-1 ADC0808各引脚功能 EOC A/D转换结束信号，输出，当A/D转换结束时，此 端输出一个高电平（转换期间一直为低电平）。 D0D7A/D转换后的数据输出端，为三态可控输出，故可直接

7、和微处理器数据线连接。8位排列顺序是D7为最高位， D0为最低位。 SOC输入一个电压为6V频率为100kHz的脉冲，EOC可接低电平可悬空。 3.量程控制模块 图3 计数器于比较器 两个4位数的比较是从A的最高位A3和B的最高位B3进行比较，如果它们不相等，则该位的比较结果可以作为两数的比较结果。若最高位A3B3，则再比较次高位A2和B2，余类推。显然，如果两数相等，那么，比较步骤必须进行到最低位才能得到结果。 真值表（见表3-2所示）中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0 的比较结果。其中A和B是另外两个低位数，S AB、S AB和S A=B是它们的比较结果。设置低

8、位数比较结果输入端是为了能与其他数值比较器连接，以便组成位数更多的数值比较器。 表3-2 74LS83D芯片真值表 4.译码驱动显示模块 图4 数码管显示 这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。 这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一

9、个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。 超前进位电路无须另加门，即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入（ENP和ENT）计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP和ENT输入的跳变不受时钟输入的影响。 表3-3 74LS160D引脚功能表 四仿真测试 1.当开关在00.99kg（00.99V）量程时的仿真图