最新单片机p02精品课件.ppt

《最新单片机p02精品课件.ppt》由会员分享，可在线阅读，更多相关《最新单片机p02精品课件.ppt（96页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、单片机单片机p02p02第 2章 增强型MCS-51单片机结构 1. 增强型增强型MCS-51单片机主要特征单片机主要特征 1996年3月Intel公司推出了增强型MCS-51内核的8XC5X。与标准MCS-51内核芯片相比，增强型MCS-51内核单片机具有如下特征： 第 2章 增强型MCS-51单片机结构 第 2章 增强型MCS-51单片机结构 第 2章 增强型MCS-51单片机结构 第 2章 增强型MCS-51单片机结构 第 2章 增强型MCS-51单片机结构 第 2章 增强型MCS-51单片机结构 第 2章 增强型MCS-51单片机结构 图2-3 增强型MCS-51 CPU引脚逻辑符号

2、VCCVSSRDWRT1PORT 0数据/地址总线PORT 1T2T2EXPORT 2高8位地址总线PORT 3T0INT1INT0TxDRxDRSTPPV / EAPSENPROG / ALEXTAL2XTAL1第 2章 增强型MCS-51单片机结构 表表2-2 引脚功能引脚功能 第 2章 增强型MCS-51单片机结构 表表2-2 引脚功能引脚功能 第 2章 增强型MCS-51单片机结构 表表2-2 引脚功能引脚功能 第 2章 增强型MCS-51单片机结构 图2-4 增强型MCS-51振荡电路及连接 5-30 pFC2C1晶体振荡器XTAL2XTAL1内部电阻内部电阻接片内时钟电路与非门AP

3、D内部电阻第 2章 增强型MCS-51单片机结构 2.2 输入输入/输出（输出（I/O）口）口 图2-5 MCS-51 I/O口等效电路(a) P1口；(b) P0口；(c) P2口；(d) P3口 三态门读锁存器DQCLKQP1.X脚锁存器内部总线写锁存器读引脚三态门V2VCC上拉电阻P1.X引脚(a)三态门读锁存器DQCLKQP0.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP0.X引脚(b)地址/数据与门V1控制信号(0/1)多路开关三态门读锁存器DQCLKQP2.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP2.X引脚(c)地址A15A8控制信号(0/1)多路开关上拉电阻三态门

4、读锁存器DQCLKQP3.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP3.X引脚(d)第二功能输出第二功能输入上拉电阻与非门第 2章 增强型MCS-51单片机结构 2.2.1 P1口内部结构及使用口内部结构及使用1.结构结构三 态 门读 锁 存 器DQCLKQP1.X脚 锁 存 器内 部 总 线写 锁 存 器读 引 脚三 态 门V2 VCC上 拉 电 阻P1.X引 脚(a)三 态 门读 锁 存 器DQCLKQP0.X脚 锁 存 器内 部 总 线写 锁 存 器读 引 脚三 态 门V2 VCCP0.X引 脚(b)地 址 /数 据与 门V1控 制 信 号 (0/1)多 路 开 关三 态 门读

5、锁 存 器DQCLKQP2.X脚 锁 存 器内 部 总 线写 锁 存 器读 引 脚三 态 门V2 VCCP2.X引 脚(c)地 址 A15 A8控 制 信 号 (0/1)多 路 开 关上 拉 电 阻三 态 门读 锁 存 器DQCLKQP3.X脚 锁 存 器内 部 总 线写 锁 存 器读 引 脚三 态 门V2 VCCP3.X引 脚(d)第 二 功 能 输 出第 二 功 能 输 入上 拉 电 阻与 非 门2.输出输出内部总线内部总线 D Q V2 P1.X 0 0 1 导通导通 第 2章 增强型MCS-51单片机结构 图2-6 P1.X作为输入引脚的示意图 MCS51P1.X(输入)输入低电平RC

6、VCCNPNRb三态门读锁存器DQCLKQP1.X脚锁存器内部总线写锁存器读引脚三态门V2VCC上拉电阻P1.X引脚(a)三态门读锁存器DQCLKQP0.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP0.X引脚(b)地址/数据与门V1控制信号(0/1)多路开关三态门读锁存器DQCLKQP2.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP2.X引脚(c)地址A15A8控制信号(0/1)多路开关上拉电阻三态门读锁存器DQCLKQP3.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP3.X引脚(d)第二功能输出第二功能输入上拉电阻与非门P1作为输入口时，必须先执行写端口指令，将P0口锁存器

7、置“1”，使V2管截止，否则P0.X引脚也有可能被钳位在低电平状态。.输入输入第 2章 增强型MCS-51单片机结构 图2-7 驱动三极管基极时I/O引脚被钳位 MCS-51P1.X(输出)RCVCC.P1.0、P1.1第二功能： P1.0-T2， P1.1-T2EX（外部触发） 三态门读锁存器DQCLKQP1.X脚锁存器内部总线写锁存器读引脚三态门V2VCC上拉电阻P1.X引脚(a)三态门读锁存器DQCLKQP0.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP0.X引脚(b)地址/数据与门V1控制信号(0/1)多路开关三态门读锁存器DQCLKQP2.X脚锁存器内部总线写锁存器读引脚三态门

8、V2VCCP2.X引脚(c)地址A15A8控制信号(0/1)多路开关上拉电阻三态门读锁存器DQCLKQP3.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP3.X引脚(d)第二功能输出第二功能输入上拉电阻与非门.读I/O锁存器：当锁存器Q=1，P1.X输出高电位，三极管导通，UBE=0.7V， P1.X引脚被钳位。第 2章 增强型MCS-51单片机结构 2.2.2 P0口内部结构及使用口内部结构及使用 1作为作为I/O端口时（端口时（与P1口类似）多路开关“控制”信号为“0”，与门输出低电平，V1管截止，同时多路开关转向锁存器反相输出端。作为输出口时，P0口是漏极开路输出，类似于OC门，当驱

9、动拉电流负载时，需要外接上拉电阻，P0作为输入口时，也必须先执行写端口指令。三态门读锁存器DQCLKQP1.X脚锁存器内部总线写锁存器读引脚三态门V2VCC上拉电阻P1.X引脚(a)三态门读锁存器DQCLKQP0.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP0.X引脚(b)地址/数据与门V1控制信号(0/1)多路开关三态门读锁存器DQCLKQP2.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP2.X引脚(c)地址A15A8控制信号(0/1)多路开关上拉电阻三态门读锁存器DQCLKQP3.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP3.X引脚(d)第二功能输出第二功能输入上拉电阻

10、与非门第 2章 增强型MCS-51单片机结构 2. 作为地址作为地址/数据总线时（数据总线时（访问外存）（）作地址线：“控制”信号为“1”，与门解锁，与门输出由“地址/数据”线决定；同时多路开关与反相器的输出端相连，地址经“地址/数据”线反相器V2栅极V2 漏极输出，如地址为“0”，与门输出低，V1截止；反相器输出高，V2导通，输出引脚为低。反之，地址为“1”， 输出引脚为高。可见，在输出“地址/数据”信息时，V1、V2交替导通，负载能力很强， 可以直接与存储器地址线相连，无需增加总线驱动器。 三态门读锁存器DQCLKQP1.X脚锁存器内部总线写锁存器读引脚三态门V2VCC上拉电阻P1.X引脚

11、(a)三态门读锁存器DQCLKQP0.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP0.X引脚(b)地址/数据与门V1控制信号(0/1)多路开关三态门读锁存器DQCLKQP2.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP2.X引脚(c)地址A15A8控制信号(0/1)多路开关上拉电阻三态门读锁存器DQCLKQP3.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP3.X引脚(d)第二功能输出第二功能输入上拉电阻与非门第 2章 增强型MCS-51单片机结构 （）作数据线： 在访问外存时，P0口输出低8 位地址后，将变为数据总线，以便读指令码。在取指令期间，“控制”信号为“0”，V1截止

12、，多路开关转向锁存器反相输出端；同时，CPU 自动将0FFH写入P0口锁存器，使V2截止，在读引脚控制下，通过三态门将指令码读到内部总线。 如果该指令是输出数据，则多路开关“控制”信号为“1”，与门解锁， 与输出地址类似，数据由“地址/数据”线反相器V2栅极V2漏极输出。 三态门读锁存器DQCLKQP1.X脚锁存器内部总线写锁存器读引脚三态门V2VCC上拉电阻P1.X引脚(a)三态门读锁存器DQCLKQP0.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP0.X引脚(b)地址/数据与门V1控制信号(0/1)多路开关三态门读锁存器DQCLKQP2.X脚锁存器内部总线写锁存器读引脚三态门V2VC

13、CP2.X引脚(c)地址A15A8控制信号(0/1)多路开关上拉电阻三态门读锁存器DQCLKQP3.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP3.X引脚(d)第二功能输出第二功能输入上拉电阻与非门第 2章 增强型MCS-51单片机结构 如果该指令是输入数据，则输入的数据仍通过读引脚三态门到内部总线，过程类似于读指令码。 通过以上分析，可以看出当P0口作为地址/数据总线使用时， 在读指令码或输入数据前，CPU自动向P0口锁存器写入0FFH，破坏了P0口原来的状态。因此， 不能再作为通用I/O端口，这点在系统硬件设计时务必注意，即程序中不能再含有以P0 口作为操作数的指令。 第 2章 增强

14、型MCS-51单片机结构 2.2.3 P2口内部结构及使用口内部结构及使用 1. 作为作为I/O端口时端口时 “控制”信号为“0”，多路开关转向Q，输出信号经内部总线锁存器Q反相器V2输出。由于V2漏极带有上拉电阻，负载能力约为4个TTL与非门；作为输入口前，需向锁存器写入“1”，使V2截止，即引脚悬空时为高，防止引脚被钳位在低电平。读引脚信号有效后，输入信息经读引脚三态门电路到内部数据总线。 三态门读锁存器DQCLKQP1.X脚锁存器内部总线写锁存器读引脚三态门V2VCC上拉电阻P1.X引脚(a)三态门读锁存器DQCLKQP0.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP0.X引脚(b

15、)地址/数据与门V1控制信号(0/1)多路开关三态门读锁存器DQCLKQP2.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP2.X引脚(c)地址A15A8控制信号(0/1)多路开关上拉电阻三态门读锁存器DQCLKQP3.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP3.X引脚(d)第二功能输出第二功能输入上拉电阻与非门第 2章 增强型MCS-51单片机结构 2. 作为地址总线时作为地址总线时 “控制”信号为“1”，多路开关转向“地址”线，地址信息经反相器V2管栅极漏极输出。三态门读锁存器DQCLKQP1.X脚锁存器内部总线写锁存器读引脚三态门V2VCC上拉电阻P1.X引脚(a)三态门读

16、锁存器DQCLKQP0.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP0.X引脚(b)地址/数据与门V1控制信号(0/1)多路开关三态门读锁存器DQCLKQP2.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP2.X引脚(c)地址A15A8控制信号(0/1)多路开关上拉电阻三态门读锁存器DQCLKQP3.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP3.X引脚(d)第二功能输出第二功能输入上拉电阻与非门第 2章 增强型MCS-51单片机结构 2.2.4 P3口内部结构及使用口内部结构及使用P3口是个多功能口。 作为I/O口时，第二功能输出控制信号为高，与非门等效为一个反相器，与P2

17、口情况类似。 作为第二功能输出时，CPU自动向锁存器写入“1”，与非门等效于反相器，第二功能输出信号经与非门V2P3.X引脚； 作为第二功能输入时，“第二功能输出”控制端、锁存器输出端均为“1”， 与非门输出低，V2截止，输入信号经引脚缓冲器第二功能输入。 三态门读锁存器DQCLKQP1.X脚锁存器内部总线写锁存器读引脚三态门V2VCC上拉电阻P1.X引脚(a)三态门读锁存器DQCLKQP0.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP0.X引脚(b)地址/数据与门V1控制信号(0/1)多路开关三态门读锁存器DQCLKQP2.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP2.X引脚(

18、c)地址A15A8控制信号(0/1)多路开关上拉电阻三态门读锁存器DQCLKQP3.X脚锁存器内部总线写锁存器读引脚三态门V2VCCP3.X引脚(d)第二功能输出第二功能输入上拉电阻与非门第 2章 增强型MCS-51单片机结构 2.2.5 I/O口负载能力口负载能力 图2-8 P1P3口驱动三极管电路 8XC5X CPUP1.XRCVCCV(a)8XC5X CPUP1.XRCVCCV(b)8XC5X CPUP1.XReVCCV(c)RbRb4.3 k9.1 k第 2章 增强型MCS-51单片机结构 2.2.6 读锁存器和读引脚指令读锁存器和读引脚指令读引脚指令，如： MOVC, P1.0; 将

19、P1.0引脚信号读到位累加器C中 MOVA, P1; 将P1口的P1.0P1.7引脚信号读到 A中 ANLA, P1 ; 将P1口的P1.0P1.7引脚信号与A相与 ADDA, P1 ; 将P1口的P1.0P1.7引脚信号与A相加第 2章 增强型MCS-51单片机结构 JBP1.0, LOOP; P1.0引脚信号为1，则转移JNB P1.0, LOOP ; P1.0引脚信号为0，则转移而所有的“读改写”指令均读I/O口锁存器，如：JBC P1.0 , LOOP ; P1.0锁存器为1转移，且将P1.0锁存器 清零DEC P1 ;减1INC P1 ；增量指令 CPL P1.0 ；取反 第 2章

20、增强型MCS-51单片机结构 2.3 存储器系统存储器系统 图图2-9 8XC5X/8XC5XX2系列单片机存储器结构系列单片机存储器结构 外部ROM外部ROMFFFFH0000H0EA 片内ROM4 KB32 KB1EA 低128字节内部RAM00H高128字节内部RAM7FH80HFFH特殊功能寄存器0000H外部数据存储器空间FFFFH(a)外部ROM外部ROM4 KBFFFFH0000H0EA 片内ROM4 KB1EA 00H7FH80HFFH特殊功能寄存器0000H外部数据存储器空间FFFFH(b)1000H0FFFH内部RAM第 2章 增强型MCS-51单片机结构 2.3.1 程序

21、存储器程序存储器 片内ROM和片外ROM地址空间重叠。 如果 /VPP为高，且PC小于等于片内ROM地址，将从片内ROM取指令；而当PC超出片内ROM地址时，自动到ROM取指令， 即在P0口输出低8位地址(A0A7)，在P2口输出高8位地址(A15A8)。 当 /VPP引脚为低，一律从外部ROM取指令。 对于不带ROM或EPROM的CPU来说， /VPP引脚一律接地。 EAEAEA外部ROM外部ROMFFFFH0000H0EA 片内ROM4 KB32 KB1EA 低128字节内部RAM00H高128字节内部RAM7FH80HFFH特殊功能寄存器0000H外部数据存储器空间FFFFH(a)外部R

22、OM外部ROM4 KBFFFFH0000H0EA 片内ROM4 KB1EA 00H7FH80HFFH特殊功能寄存器0000H外部数据存储器空间FFFFH(b)1000H0FFFH内部RAM第 2章 增强型MCS-51单片机结构 增强型MCS-51系列单片机保留给系统使用的程序存储器地址空间如下：系统复位0000H外部中断0()服务程序入口地址0003H定时器0中断服务程序入口地址000BH外部中断1()服务程序入口地址0013H定时器1中断服务程序入口地址001BH串行口中断服务程序入口地址0023H定时器2中断服务程序入口地址002BH 第 2章 增强型MCS-51单片机结构 复位后，PC为

23、0000H，即从程序存储器的0000H单元读出第一条指令。由于系统给每一中断服务程序预留了8个字节，因此，用户主程序一般存放在0033H单元以后，如：ORG 0000H；用伪指令ORG指示随后的指令码从0000H单元开 始存放LJMP Main；在0000H单元放一条长跳转指令，共3个字节ORG 0003HLJMP INT0；跳到外中断服务程序的入口地址；其他中断入口地址初始化ORG 50H ；主程序代码从50H单元开始存放 Main:；Main是主程序入口地址标号 第 2章 增强型MCS-51单片机结构 2.3.2 片内数据存储器片内数据存储器 1. 片内片内RAM （1） 8XC51、8X

24、C31内部RAM容量为128字节； 对于8XC52/54/58芯片来说，内部RAM的容量为256字节，除了低128字节内部RAM外，还具有高128 字节(80HFFH)内部RAM。由于高128字节RAM的地址编码与特殊功能寄存器重叠，因此，必须使用不同寻址方式访问。 外 部 ROM外 部 ROMFFFFH0000H0EA 片 内 ROM4 KB 32 KB1EA 低 128字 节内 部 RAM00H高 128字 节内 部 RAM7FH80HFFH特 殊 功 能寄 存 器0000H外 部 数 据存 储 器空 间FFFFH(a)外 部 ROM外 部 ROM4 KBFFFFH0000H0EA 片 内

25、 ROM4 KB1EA 00H7FH80HFFH特 殊 功 能寄 存 器0000H外 部 数 据存 储 器空 间FFFFH(b)1000H0FFFH内 部 RAM外 部 ROM外 部 ROMFFFFH0000H0EA 片 内 ROM4 KB 32 KB1EA 低 128字 节内 部 RAM00H高 128字 节内 部 RAM7FH80HFFH特 殊 功 能寄 存 器0000H外 部 数 据存 储 器空 间FFFFH(a)外 部 ROM外 部 ROM4 KBFFFFH0000H0EA 片 内 ROM4 KB1EA 00H7FH80HFFH特 殊 功 能寄 存 器0000H外 部 数 据存 储 器

26、空 间FFFFH(b)1000H0FFFH内 部 RAM第 2章 增强型MCS-51单片机结构 例如： MOV R0, #90H MOV R0，A ; 把A内容送内部RAM 90H 单元。MCS-51规定，对于 高128字节内部RAM只能 用寄存器间接寻址方式访问MOV 90H，A ; 把A内容送地址为90H的特 殊功能寄存器(即P1口)。 特殊功能寄存器只能用直接 寻址方式读写 （2）内部RAM根据用途分为工作寄存器区、位寻址区和用户数据存储器区，如下表所示：外 部 ROM外 部 ROMFFFFH0000H0EA片 内 ROM4 KB 32 KB1EA低 128字 节内 部 RAM00H高

27、128字 节内 部 RAM7FH80HFFH特 殊 功 能寄 存 器0000H外 部 数 据存 储 器空 间FFFFH(a)外 部 ROM外 部 ROM4 KBFFFFH0000H0EA片 内 ROM4 KB1EA00H7FH80HFFH特 殊 功 能寄 存 器0000H外 部 数 据存 储 器空 间FFFFH(b)1000H0FFFH内 部 RAM第 2章 增强型MCS-51单片机结构 字节地址高128字节内部RAMFFH80H用户RAM和堆栈区7FH30H第 2章 增强型MCS-51单片机结构 A、位寻址区B、工作寄存器区： 每区8个字节，分别用R0-R7表示，只能选一区作当前工作区，由P

28、SW 的RS1、RS0位决定。RS1、RS0 00 选0区 01 1 10 2 11 3复位后RS1、RS0=00，选0区。第 2章 增强型MCS-51单片机结构 2. 特殊功能寄存器特殊功能寄存器 单片机内集成的I/O接口电路内的寄存器，称为特殊功能寄存器(SFR，即Special Function Registers)。增强型MCS-51单片机内共有27个SFR，其地址分散在80HFFH之间，如表2-4所示。 第 2章 增强型MCS-51单片机结构 表2-4 特殊功能寄存器地址映象 第 2章 增强型MCS-51单片机结构 表2-4 特殊功能寄存器地址映象 第 2章 增强型MCS-51单片机

29、结构 表2-4 特殊功能寄存器地址映象 第 2章 增强型MCS-51单片机结构 1) 累加器Acc 存放操作数或运算结果，例如： ADD A,30H ;在指令中，累加器Acc常简写为“A”第 2章 增强型MCS-51单片机结构 2) B寄存器 用于乘法和除法运算。 在乘法中，被乘数放在Acc中，乘数放在B中，积的高8位存放B中，低8位放在Acc中，如： MUL AB ; BAAB 在除法运算中，被除数放在Acc中，除数放在B中。商放在Acc中，而余数放在B中。 第 2章 增强型MCS-51单片机结构 3) 程序状态字寄存器PSW 也称 “标志寄存器”，由一些标志位组成，用于存放指令运行的状态，

30、PSW各位含义如下： b7b6b5b4b3b2b1b0CyACF0RS1RS0OV-P Cy：进位标志。在进行加法运算时，当最高位有进位，或执行减法运算最高位有借位时，Cy为1；反之为0。 第 2章 增强型MCS-51单片机结构 AC：辅助进位标志。在进行加法运算时，当b3位有进位，或执行减法运算b3位有借位时，AC为1，反之为0。 OV: 溢出标志。当运算结果超出补码范围-128+127时，OV 标志为1，即溢出；反之为0。 P: 奇偶标志。Acc中“1”的个数的奇偶性。 如果Acc中“1”的个数为奇数，则P位置1；当A中“1”的个数为偶数(包括 0个)时，P位为“0”。 第 2章 增强型M

31、CS-51单片机结构 【例2.1】 分析执行如下指令后，PSW寄存器各标志位的值。 MOV A,#10101101B ; 把立即数0ADH传送到累加器A中， 由于立即数0ADH 中共; 有5个“1”，因此该指令执行后，奇偶 标志位P为“1”ADD A,#01111101B ; 0ADH与7DH相加，结果存放在A中 1 0 1 0 1 1 0 1 ; 173(无符号数)；-83(带符号数) + 0 1 1 1 1 1 0 1 ; 125(无符号数)；+125(带符号数) 1 0 0 1 0 1 0 1 0 ; 作为无符号数时，和为12AH(由于结 果超出FFH，前面的“1” ; 自然丢失，寄存器

32、A的内容为2AH)， 即298；作为有符号数时，和为2AH，即42 Cy=1， AC=1，OV=0，P=1 第 2章 增强型MCS-51单片机结构 【例2.2】 分析执行如下指令后，PSW寄存器各标志位的值。MOV A,#1010 1101B; 把立即数0ADH传送到累加器A中，由于立 即数0ADH 中共; 有5个“1”，因此该指令执行后，奇偶标志 位P为“1”ADD A,#10011101B; 0ADH与9DH相加，结果存放在A中 1 0 1 0 1 1 0 1 ; 173(无符号数)；-83(带符号数) + 1 0 0 1 1 1 0 1 ; 157(无符号数)；-99(带符号数) 1 0

33、 1 0 0 1 0 1 0 ; 作为无符号数时，和为14AH(由于结果超出 FFH，前面的“1”; 自然丢失，寄存器A内容为4AH)，即330； 作为有符号数时，和为-182 Cy=1， AC=1，OV=1（结果不正确），P=1第 2章 增强型MCS-51单片机结构 作为带符号数时，结果为4AH，即+74，出错，结果不对，因为-83加-99的结果为-182，超出-128+127。因此，OV标志位为“1”。 两个同号数相加，结果可能溢出； 两个异号数相加，结果肯定不会溢出。 两个同号数相减，结果肯定不会溢出； 两个异号数相减，结果可能溢出。 当溢出标志OV为1时，结果不正确。 第 2章 增强型

34、MCS-51单片机结构 F0：用户标志位，可通过位操作指令将该位置1或0。PSW.1：保留位。注意： 特殊功能寄存器地址映象空间内，许多单元没有相应的物理存储器，不能使用。 第 2章 增强型MCS-51单片机结构 4) 堆栈指针SP 在计算机内，需要一块具有“先进后出”(First In Last Out，简称FILO)特性的存储区，用于存放子程序调用时程序计数器PC的当前值，以及需要保存的CPU内各寄存器的值(即现场)，以便子程序或中断服务程序执行结束后能正确返回主程序。这一存储区称为堆栈区。为了正确存取堆栈区内的数据，需要一个寄存器来指示，堆栈指针SP寄存器就是为此设计的。 第 2章 增强

35、型MCS-51单片机结构 图2-10 “PUSH B”指令的执行过程PUSH B指令执行前；(b)SP加1；(c) 寄存器B存入SP指定的单元中数据入栈过程：先SPSP+1，然后将要入栈的数据存放在SP指定的存储单元中。 32H31H30H2FHSP(a)32H31H30H2FHSP(b)32H31H30H2FHSP(c)B第 2章 增强型MCS-51单片机结构 图2-11 “POP B”指令的执行过程POP B指令执行前；(b) 将SP指定单元内容传送到寄存器B中；(SP减1 数据弹出：先将SP寄存器指定的存储单元内容传送到POP指令给定的寄存器或内部RAM单元中，然后SPSP-1。(a)(

36、b)(c)32H31H30H2FHSPB32H31H30H2FHSP32H31H30H2FHSP第 2章 增强型MCS-51单片机结构 堆栈的底部是固定的，而堆栈的顶部则随着数据入栈和出栈而上下浮动。 系统复位后，SP初值为07H，因为08H1FH属于工作寄存器区；20H2FH是位地址区。因此，必须重新设置SP的初值，将堆栈底部设在30H7FH或30HFFH。如： MOV SP,#5FH ; 将堆栈设在60H单元之后 第 2章 增强型MCS-51单片机结构 在设置SP初值时，必须考虑堆栈最大深度，当SP发生上溢，将出现不可预料的后果。 涉及入栈出栈操作的指令有： PUSH direct ; 将

37、内部RAM压入堆栈中 POP direct ; 从堆栈中将数据弹入内部RAM中 第 2章 增强型MCS-51单片机结构 5) 数据指针DPTR DPTR 16位，由DPH(高8位)和DPL(低8位)组成，用于存放外存的单元地址。访问空间 0000HFFFFH（64 KB）。 例如： MOV DPTR,#107FH ; 将外存地址107FH以立即数方式传送到DPTR MOVX DPTR,A ; 将A的内容传送到DPTR 寄存器内容 指定的外存单元中 第 2章 增强型MCS-51单片机结构 为了方便外部RAM之间的数据块传送，采用双数据指针，由辅助功能寄存器1(AUXR1，字节为0A2H)控制：b

38、7b6b5b4b3b2b1b0-GF20-DPSGF2可作为用户标志位。DPS数据指针切换位。 当DPS=0时，对应物理指针DPTR0；当DPS=1时，对应物理指DPTR1。b2=0，且不能写入。可通过 INC AUXR1 快速切换数据指针，不影响GF2。第 2章 增强型MCS-51单片机结构 6) I/O端口寄存器 I/O端口寄存器是I/O端口锁存器，用于锁存端口数据。特殊功能寄存器分配如下： CPU单元包含：Acc、B、SP、PSW、DPTR、AUXR、AUXR1和PC。 PC是一个16位的地址寄存器，用于存放当前指令码在程序存储器中的地址，但PC不属于特殊功能寄存器，它没有物理地址。 第

39、 2章 增强型MCS-51单片机结构 在汇编语言指令中，对这些寄存器操作时，可以使用寄存器名，也可以直接引用这些寄存器对应的字节地址。例如： MOV A,#30H ; 将立即数30H传送到A中， 目的操作数使用寄存器寻址方式 MOV 0E0H,#30H ; 将立即数30H传送到直接地址0E0H 中，目的操作数使用直接寻址方式 第 2章 增强型MCS-51单片机结构 定时/计数器单元包含：TMOD、TCON、T2CON、T2MOD、TH0与TL0(T0的高8位和低8位) 、TH1与TL1、TH2与TL2以及T2的重装捕捉寄存器RCAPL2、RCAPH2。 并行I/O端口寄存器：P0P3。 中断单

40、元电路：IE、IP（中断优先级控制）、IPH。 串行通讯单元电路：SCON、SBUF、PCON（电源控制及波特率选择)、SADDR(从地址寄存器）、SADEN (从地址掩蔽寄存器） 。 第 2章 增强型MCS-51单片机结构 3. 内部数据存储器之间的数据传送及寻址方式内部数据存储器之间的数据传送及寻址方式 (1) 00H7FH的内部RAM，可直接寻址或寄存器间接寻址，如： MOV 30H,#35H ；直接寻址方式 MOV R0,#35H ；寄存器间接寻址方式如果该指令执行前，R0的内容为30H，则上述两条指令效果相同，第 2章 增强型MCS-51单片机结构 (2) 对于特殊功能寄存器只能使用

41、直接寻址方式，如： MOV 0E0H,#35H ；直接给出累加器Acc的地址在指令中最好直接引用特殊功能寄存器名，如累加器用Acc，例如上述指令可以写作： MOV Acc,#35H ；指令中直接给出特殊功能寄存器名 又如：MOV 90H,#0FFH指令也可以写作： MOV P1,#0FFH 第 2章 增强型MCS-51单片机结构 对于特殊功能寄存器来说，用直接地址和寄存器名寻址没有区别，都是直接寻址，不是寄存器寻址，例如： MOV Acc,#35H ; 用特殊功能寄存器名，在本质上目的操 作数属于直接寻址，该指令 ; 操作码为：75H,E0H,35H。其中75H是 操作码，E0H是Acc的地址

42、， ; 35H 是立即数 MOV A,#35H ; 寄存器寻址，操作码为74H，35H。同 样，35H也是立即数 第 2章 增强型MCS-51单片机结构 (3) 高128字节(80HFFH)内部RAM的访问。 高128字节内部RAM地址与特殊功能寄存器的地址重叠，读写时需要通过不同的寻址方式加以区别： 用寄存器间接寻址访问高128字节内部RAM； 用直接寻址方式访问特殊功能寄存器。如 MOV 0E0H,#35H ；将立即数35H写入A中， =MOVA,#35HMOV R0,#0E0H ；将内部RAM地址E0H写入R0寄存器中 MOV R0,#35H ；高128字节内部RAM只能通过寄存器间接

43、寻址访问 第 2章 增强型MCS-51单片机结构 (4) 位寻址区。 位存储区(位于内部RAM的20H2FH单元) 位操作指令，包括置1、清零、非(取反)、与、或、异或、传送、测试转移等。 对于位存储器(即20H2FH单元中的128个位)，只能使用直接寻址方式，如： 第 2章 增强型MCS-51单片机结构 MOV C,23H ; 位传送指令，即将位地址23H单元(对应20H字节 单元的b3位)内容传送到; 位累加器C中 CLR 23H ; 位清零指令，即将位地址23H单元清零 SETB 23H ; 位置1指令，即将位地址23H单元置1 CPL 23H ; 位取反操作，即将位地址23H单元内容取

44、反 ORL C,23H ; 或运算，23H位单元与位累加器C相或， 结果存 放在位累加器C中 ANL C,23H ; 与运算，23H位单元与位累加器C相与， 结果存 放在位累加器C中 第 2章 增强型MCS-51单片机结构 对于具有位地址的特殊功能寄存器中的位，除了使用位地址寻址外，还可以使用“位定义名”或“寄存器名.位”表示，如将程序状态字寄存器PSW中的b3 位置0，可以用： CLR D3H ; 位地址方式 CLR RS0 ; 位定义名方式（作为一个良好的习惯，建议使用 位定义名方式） CLR PSW.3 ;“寄存器名.位”方式 第 2章 增强型MCS-51单片机结构 2.3.3 外部数据

45、存储器外部数据存储器 见2.4节 第 2章 增强型MCS-51单片机结构 2.4 MCS-51外部存储器的连接外部存储器的连接 存储器扩展原因： 部分型号CPU没有内置EPROM或OTP ROM； 片内数据存储器容量不够； I/O引脚数目不够。第 2章 增强型MCS-51单片机结构 扩展时，需考虑： (1) CPU三总线(地址总线、数据总线、控制总线)的负载能力。 (2) 确定存储器三总线与CPU三总线之间的连接方式。 (3) CPU读写时序与存储器存取速度的匹配问题。 存储器的读写速度应与CPU要求的读写速度相同或更快。第 2章 增强型MCS-51单片机结构 2.4.1 CPU地址线与存储器

46、地址线的连接地址线与存储器地址线的连接 1. 全译码法全译码法 图图2-12 存储器与存储器与CPU的连接方式一的连接方式一(全译码法全译码法) A0A1109A28A37A46A55A64A73A825A924A102123226222027VPP1A11A12A13OECEPGM27128IC2D0D1D2D3D4D5D6D71112131516181917A0A1109A28A37A46A55A64A73A825A924A102123226222027VPP1A11A12A13OECEPGM27128IC1D0D1D2D3D4D5D6D71112131516181917A13 A0PSE

47、N 5 VY0Y1Y2Y3456774LS139123ABEA14A15D7 D0地址范围：IC1：0000H-3FFFHIC2：4000H-7FFFH第 2章 增强型MCS-51单片机结构 2. 部分译码法部分译码法 图2-13 存储器与CPU的连接方式二(部分译码法) A0A1109A28A37A46A55A64A73A825A924A102123226222027VPP1A11A12A13OECEPGM27128IC2D0D1D2D3D4D5D6D71112131516181917A0A1109A28A37A46A55A64A73A825A924A102123226222027VPP1A

48、11A12A13OECEPGM27128IC1D0D1D2D3D4D5D6D71112131516181917A13A0PSEN5 VA14D7D021IC3A7404地址范围：IC1：0000H-3FFFH（A15A14=00） 8000H-BFFFH（A15A14=10）IC2：4000H-7FFFH（A15A14=01） C000H-FFFFH（A15A14=11）第 2章 增强型MCS-51单片机结构 3. 线选法线选法 图图2-14 存储器与存储器与CPU的连接方式三（线选法）的连接方式三（线选法） A0A1109A28A37A46A55A64A73A825A924A10212322

49、22726CS220A11A12OEWECS16264IC2D0D1D2D3D4D5D6D71112131516181917A12A0WRA13D7D0A0A1109A28A37A46A55A64A73A825A924A1021232222726CS220A11A12OEWECS16264IC1D0D1D2D3D4D5D6D71112131516181917A14A15RD地址范围：IC1：2000H-3FFFH（A15A14A13=001）IC2：4000H-5FFFH（A15A14A13=010）当A15A14A13=011时，IC1、IC2同时选中。第 2章 增强型MCS-51单片机结构

50、 2.4.2 MCS-51控制系统中程序存储器的连接控制系统中程序存储器的连接 图2-15 单片EPROM存储器芯片与80C31 CPU的连接 A0A1109A28A37A46A55A64A73A825A924A102123226222027VPP1A11A12A13OECEPGM27128IC3D0D1D2D3D4D5D6D711121315161819175 VPSENA0A1A2A3A4A5A6A7A8A9A10A11A12A13191615129652IC2D0D1D2D3D4D5D6D7Q0Q1Q2Q3Q4Q5Q6Q7OELE74LS373347813141718D0D1D2D3D4