计算机组成原理第三章习题.doc

《计算机组成原理第三章习题.doc》由会员分享，可在线阅读，更多相关《计算机组成原理第三章习题.doc（5页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流计算机组成原理第三章习题.精品文档.第三章、内部存储器1、存储器是计算机系统中的记忆设备，它主要是用来_A.存放数据B.存放程序C.存放数据和程序D.存放微程序2、存储单元是指_A.存放一个二进制信息位的存储元B.存放一个机器字的所有存储单元集合C.存放一个字节的所有存储元集合D.存放两个字节的所有存储元集合3、计算机的存储器采用分级存储体系的主要目的是_A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾5、和外存相比，内存的特点是_A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度

2、快，成本高D.容量小，速度快，成本低6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是_A.64KB.32KC.64KBD.32KB7、某SRAM芯片，其存储容量为64K16位，该芯片的地址线和数据线数目为_A.64，16B.16，64C.64，8D.16，168、某DRAM芯片，其存储器容量为512K8位，该芯片的地址线和数据线数目为_A.8，512B.512，8C.18，8D.19，89、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_A.1MB.512KBC.64MD.256KB10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是

3、_A.1GB.4GBC.4GD.1GB11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_A.4GB.2GC.0.5GD.1MB12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_A.4G B.5G C.8G D.2G13、某SRAM芯片，其容量为5128位，包括电源端和接地端，该芯片引出线的数目应为_A.23B.25C.50 D.1914、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用_A.RAMB.ROMC.RAM 和ROMD.CCD15、相联存储是按_进行寻址的存储器。A.地址指定方式B.堆栈存取方式C.内容指定方式D.地址指定方式与堆栈存

4、取方式结合16、交叉存储器实质上是一种_存储器，它能_执行_独立的读写操作。A.模块式，并行，多个B.模块式，串行，多个C.整体式，并行，一个D.整体式，串行，多个17、主存储器和CPU之间增加Cache的目的是_A.解决CPU和主存之间的速度匹配问题B.扩大主存储器的容量C.扩大CPU中通用寄存器的数量D.既扩大主存容量又扩大CPU通用寄存器数量18、以下半导体存储器，以传输同样多的字为条件，则读出数据传输率最高的是_A.DRAMB.SRAMC.FLASHD.E2PROM19、双端口存储器所以能高速进行读/写，是因为采用_A.高速芯片B.两套相互独立的读写电路C.流水技术D.新型器件20、双

5、端口存储器在_情况下会发生读/写冲突？A.左端口与右端口的地址码不同B.左端口与右端口的地址码相同C.左端口与右端口的数据码相同D.左端口与右端口的数据码不同21、下列因素中，与Cache的命中率无关的是_A.主存的存取时间B.块的大小C.Cache的组织方式D.Cache的容量22、下列说法中正确的是_A.SRAM存储器技术提高了计算机的速度B.若主存由ROM和RAM组成，容量分别为2n和2m，则主存地址共需要n+m位C.闪存是一种高密度、非易失性的读/写半导体存储器D.存取时间是指连续两次读操作所需间隔的最小时间23、下列说法中正确的是_A.多体交叉存储器主要解决扩充容量问题B.Cache

6、与主存统一编址，cache的地址空间是主存地址空间的一部分C.主存都是由易失性的随机读写存储器构成的D.Cache的功能全部由硬件实现24、下列cache替换算法中，速度最快的是_，命中率最高的是_A.最不经常使用（LFU）算法B.近期最少使用（LRU）算法C.随机替换25、在cache的地址映射中，若主存中的任意一块均可映射到cache内的任意一块的位置上，则这种方法称为_A.全相联映射B.直接映射C.组相联映射D.混合映射1、图为某SRAM的写入时序图，其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图中时序的错误，并画出正确的时序图。

7、2、分析图中两个存储器芯片有什么相同和不同？3、分析图中所示的RAM芯片，请问该芯片存储容量多大？字长多少？如果读写RAM，控制信号R/W是高还是低？4、设有一个具有24位地址和8位字长的存储器，问： 该存储器能够存储多少字节的信息？ 如果该存储器由4M1位的RAM芯片组成，需要多少片? 需要多少位作芯片选择？5、市场上常见的FLASH存储器芯片均按照8比特或16比特组织。对于按字节寻址的8位、16位和32位CPU，地址线分别应如何连接？存储器可以完成的存取数据宽度分别是多少？6、SRAM芯片有17位地址线和4位数据线。用这种芯片为32位字长的处理器构成1M32比特的存储器，并采用内存条结构。

8、问： 若每个内存条为256K32比特，需要几个内存条？ 每个内存条共需要多少片这样的芯片？ 所构成的存储器需用多少片这样的芯片？7、分析图中所示存储器结构。8、某DRAM芯片内部的存储单元为128128结构。该芯片每隔2ms至少刷新一次，且刷新是通过顺序对所有128行的存储单元进行内部读操作和写操作实现的，设存储器周期为500nm。求其刷新的开销（也即进行刷新操作的时间所占的百分比）。9、有一个2K16位的双端口存储器，若（1）从左端口读出100号单元内容（FFFF），同时从右端口向200号单元写入（F0F0）；（2）从右端口向200号单元写入内容（F0F0），同时从左端口读出200号单元内容

9、。要求画出两种情况下的存储器数据读写示意图，并说明考虑什么问题10、画图说明顺序方式和交叉方式的存储器模块化结构。11、用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。12、设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期=50ns。问顺序存储器和交叉存储器的带宽各是多少？13、某计算机系统的内存储器由cache和主存构成，cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。问： Cache的命中率是多少？ CP

10、U访问内存的平均时间是多少纳秒？ Cache主存系统的效率是多少？14、CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns，主存为250ns，求cache/主存系统的效率和平均访问时间。15、某计算机的内存储器系统采用L1cache，L2cache和主存三级分层结构。访问第1级时命中率为95%，访问第二级时命中率为50%，其余50%访问主存。假定访问L1cache需要1个时钟周期T，访问L2cache和主存分别需要10T和100T，计算三级存储系统的平均访问时间Ta是多少周期。16、CPU访问内存的平均时间与哪些因素有关？

11、平均访问时间Ta=HTc+（1-H）Tm17、请用图示说明三级存储体系分别由哪些部分组成，并比较cache主存和主存辅存这两个存储层次的相同点和不同点。18、假设主存只有a，b，c三个页框，组成a进c出的FIFO队列进程，访问页面的序列是0,1,2,4,2,3,0,2,1,3,2号。若采用： FIFO算法 FIFO+LRU算法利用列表法求两种策略的命中率。1、图(a)所示为存储器的地址空间分布图，图(b)所示为存储器的地址译码电路，后者可以在A组跨接端子和B组跨接端子之间分别进行接线。74LS139是2:4译码器(A为高有效位)，使能端G接地表示译码器处于正常译码状态。要求：完成A组跨接端子与B组跨接端子内部的正确连接，以便使译码电路按图(a)的要求进行正确寻址。