集中性实践环节教学大纲模板.doc

《集中性实践环节教学大纲模板.doc》由会员分享，可在线阅读，更多相关《集中性实践环节教学大纲模板.doc（3页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、1集中性实践环节教学大纲模板电子设计自动化课程设计教学大纲一、课程的基本信息适用范围2016 本科人才培养方案课程代码课程类别集中实践课课程名称电子设计自动化课程设计周数2 周学分2先修课程模拟电子技术、数字电子技术、信号与系统、单片机技术、C 语言程序设计并修课程电子设计自动化适用专业电子信息工程开课单位课程简介电子信息技术的迅猛发展，使现代电子产品的设计技术发生了革命的变化，这就是国外已广泛采用的电子设计自动化（EDA）技术。利用 EDA 技术，电子系统工程师可快速方便地实现数字系统的集成。为了适应电子信息技术发展的潮流和国际竞争对人材的需要，在本科生中进行 EDA 技术的教学已成为当务之

2、急。本课程的任务是：通过课堂教学和学生实验、课程设计的锻炼，使学生掌握 EDA 相关技术的基本知识，掌握利用计算机辅助进行CPLD/FPGA 开发设计的方法和技巧，教会学生一种全新的设计思路，学会使用 VHDL 语言来描述电路行为，为以后进行更为复杂和高速的系统设计和CPLD/FPGA 芯片的开发等高端应用打下良好的基础,掌握现代数字系统的设计思想和方法，并具有动手设计简单电子系统的能力。建议教材潘松.EDA 技术实用教程(第三版).科学出版社,2007 年 08 月参考书1. EDA 技术及应用实践(第一版)，高有堂，清华大学出版社,，2006 年 8月潘松；2. 电子设计自动化应用技术(第

3、一版)，路而红， 高等教育出版社，2004年 11 月；3. CPLD/FPGA 与 ASIC 设计实践教程(第一版)，陈颐，科学出版社，2005 年 8 月。二、目的与要求2目的：通过电子设计自动化的课程设计教学环节，掌握 VHDL 程序的设计和 FPGA/CPLD开发过程，了解 CPLD/FPGA 电子器件的基本组成与结构，通过对 CPLD/FPGA 下载电路的装配过程，掌握 MAX7000S、ACEX、CLONE、MAXII 等系列芯片的开发，学习 CPLD/FPGA 的下载电路装配工艺和正确的焊接方法及提高动手能力。让同学们掌握电子设计自动化的设计流程。检验同学们对所学知识的掌握程度和

4、运用能力。要求：要求独立设计 EDA 开发系统的软硬件，掌握印刷电路板的设计、制作及检验工艺技术。掌握可编程器件的 VHDL 综合编程与开发、设计制造、调试维修的能力。三、内容与时间安排1. 内容完成“CPLD+MCU 多功能下载板电路设计”（详：CPLD 下载电路+MCU 电路+串口电路+LED动态显示电路+外接 I/O 口） 。2. 时间安排.时间共两周。（1）查找并翻译 CPLD/FPGA 及相关芯片资料。 1.0 天（2）设计下载板原理图及 PCB 图。 2.0 天（3）设计系统的 VHDL 和汇编程序。 2.0 天（4）印刷电路板焊接。 1.0 天（5）结合 MAXPLUSII 和

5、QUARTUS 进行下载功能调试。1.0 天（6）软硬件整体调试。 1.5 天（7）验收及总结课程设计报告。 1.5 天四、作业（报告）要求课程设计报告填写要认真，课程设计报告要体现课程设计的内容、目的、要求及步骤，并把课程设计过程中的数据、波形和结果要认真记录，必须要有原理图、PCB 图、程序流程图和原件清单，课程设计报告要体现实验中的各个步骤、方案选取、问题与心得体会。所有规范的图形、表格、有关程序和有关波形要用铅笔画或打印然后附到课程设计报告中,整个过程中要体现出一下四点：1. 设计思路清晰；2. 设计电路准确，有所创新；3. 电路连接正确，实验效果明显；4. 课设报告整洁，层次清楚。五

6、、考核方式课程设计采用优、良、中、及格不及格五级评分制，其中：最后转化为优、良、中、及格和不及格，即 90 分以上为优，8089 分为良，7079 分为中，6069 分为及格，60 分以下为不及格。总成绩分三部分，平时考勤、报告、设计验收和答辩。具体评分标准见实施方案。1. 平时考勤占 30%，无故旷课达 3 次取消总成绩；2. 电路设计（仿真） 、验收及答辩占 40%；33. 设计报告占 30%。最后一周的周四、周五进行验收。最后一周的周五进行答辩，由 2-3 位教师组成答辩考核小组，对每位学生进行口试答辩，要求学生演示所设计的系统并回答教师所提出的问题。根据学生对电路基本知识掌握的程度，系

7、统设计和软硬件综合设计与调试的能力，整机的调试、维修，独立分析解决问题的能力和创新精神以及课程设计总结报告的书写来综合评定成绩。六、成绩评定1. 考勤（占 30%） ，无故旷课达 3 次取消总成绩；2. 查找并设计 CPLD/FPGA 下载电路原理图，设计、检验、打印 CPLD/FPGA 下载电路 PCB版图，印刷电路板检验、焊性处理（占 20%） ；3. 利用 VHDL 语言和 C 或汇编语言设计功能项目（占 10%） ；4. VHDL 综合编译与下载配置完成功能设计项目（占 10%） ；5. 总结报告：书写设计说明书、工艺流程、报告（占 30%） 。七、必要的说明课程设计要求和上课一样严格，每天必须签到点名，另外课程设计也可以充分发挥学生的想象力，鼓励创新。制订人：制订人： 审订人：审订人： 批准人：批准人： 2016 年 月