《电子技术基础数字部分第五版康光华主编第5章习题答案.pdf》由会员分享，可在线阅读，更多相关《电子技术基础数字部分第五版康光华主编第5章习题答案.pdf（4页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。
1、第五章作业答案第五章作业答案5.2.1 分析图题 5.2.1 所示电路的逻辑功能，列出功能表。S S1 1&Q QR R1 1&图题5.2.1图题5.2.1Q Q解：方法（1）将图题 5.2.1 所示电路与由与非门构成的基本RS 锁存器比较，发现该电路与后者仅在信号输入端分别多了一个非门，而后者为低电平有效的基本RS 锁存器，因此该电路为高电平有效的 RS 锁存器，功能表如下：S S0011R R0101Q Q不变010Q Q不变100锁存器状态保持01不确定方法（2）由逻辑电路图可以得到Q 端和Q Q端的逻辑表达式Q Q S SQ Qn nQ Q R R Q Q根据上面的逻辑表达式，可以得到
2、该锁存器的功能表如下所示：（略，同上表）5.3.1 触发器的逻辑电路如图题5.3.1 所示， 确定其属于何种电路结构的触发器， 并分析工作原理。C CC CTGTG3 3&1 1TGTG1 1&Q QTGTGTGTGD DG G3 3G G1 11 1C CQ QC CTGTG2 2TGTG4 4C CC CTGTGC CC CTGTGC C1 1CPCPC C&G G2 2&G G4 4S SD DR RD D解：图题 5.3.1 所示电路是由两个传输门控 D 锁存器构成的 CMOS 主从 D 触发器。其中 TG1、TG2和 G1、G2构成主锁存器，TG3、TG4和 G3、G4构成从锁存器，
3、S SD D和R RD D分别为直接置 1 端和直接置 0 端。当触发器处于工作状态时，应将他们置于高电平。工作原理分析：（1）当 CP=0 时，C=0，C C=1，TG1、TG4导通，TG2、TG3断开。此时 D 信号进入锁存器，G1输出D D，并随 D 变化。由于 TG3断开、TG4导通，主从锁存器相互隔离，从锁存器构成双稳态存储单元，使触发器的输出维持原来的状态不变。（2）当 CP 由 0 跳变到 1 后，C=1，C C=0，TG1、TG4断开，TG2、TG3导通。此时 D信号与主锁存器之间的联系被切断，TG2的导通使主锁存器维持在CP 上升沿到来之前瞬间的状态。同时由于TG3导通，G1
4、输出信号送到 Q 端，得到Q Qn n 1 1 D D，并且在CP=1 期间保持不变。（3）当 CP 由 1 跳变到 0 后，再次重复（1）的过程。5.4.1 上升沿和下降沿触发的 D 触发器的逻辑符号及时钟信号 CP(CPCP)的波形如图题 5.4.1所示，分别画出他们 Q 端的波形。设触发器的初始状态为0。解：上升沿和下降沿触发的D 触发器 Q 端的输出分别为 Q1和 Q2，输出波形如下：CP(CP)CP(CP)D DQ Q1 1Q Q2 25.4.3 设下降沿触发的 JK 触发器的初始状态为 0，CPCP、J、K 信号如图题 5.4.3 所示，试画出触发器 Q 端的输出波形。解：触发器
5、Q 端的输出波形如下：CPCPJ JK KQ Q5.4.8 两相脉冲产生电路电路如图题 5.4.8 所示，试画出在CPCP作用下1和2的波形，并说明1和2的时间关系。各触发器的初始状态为0。1 1CPCP1 11J1JC1C11K1KQ Q1 11 11 11J1JC1C11K1KQ Q2 21 1Q Q1 1Q Q2 2&1 1&2 2解：由图题 5.4.8 得到1和2的逻辑表达式：1= Q2，2 2 Q Q1 1Q Q2 2 Q Q1 1Q Q2 2 Q Q1 1Q Q2 2。由于图中的 JK 触发器的 J、K 均接 1，因此两个触发器均在各自的CP 脉冲下降沿状态翻转，而第一个触发器的输
6、出 Q1作为第二个触发器的 CP 脉冲输入， 因此 Q2在 Q1的每个下降沿状态翻转，1和2的波形如下所示：CPCPQ Q1 11 1( (Q Q2 2) )Q Q1 1Q Q2 22 2由波形图可知，1超前2一个CPCP周期5.4.9 逻辑电路和各输入端波形如图题5.4.9 所示， 画出两触发器 Q 端的波形。 两触发器的初始状态为 0。C CR R1D1DC1C1Q Q1 1Q Q1 1R RB BCPCPA A1K1KC1C11J1JQ Q2 2Q Q2 2解：由逻辑图可以看出触发器2 是一个下降沿触发的JK 触发器，触发器1 是一个上升沿触发的 D 触发器，他的CP 脉冲来自 Q2，并且D 信号接在Q Q1 1上，即 Q1在 Q2的每一个上升沿状态翻转一次。C C接两个触发器的直接复位端。Q1、Q2的波形图如下：CPCPA AB BC CQ Q2 2Q Q1 1
黑公网安备:91230400333293403D