计算机系统综合课程设计doc.doc

《计算机系统综合课程设计doc.doc》由会员分享，可在线阅读，更多相关《计算机系统综合课程设计doc.doc（3页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、计算机系统综合课程设计计算机系统综合课程设计课程设计名称：计计算机系算机系统综统综合合课课程程设计设计 英文名称： Comprehensive course of the computer system design 面向专业： 计计算机算机 课程总学时： 48 ；讲授学时 16 ；实验学时 32 ； 课程学分： 1.5 ；一一. 课程设计作用和具体目标课程设计作用和具体目标本课程设计是在本科 4 年学习的基础上，进行的一次综合性的设计实践。 本课程的开设时间是在大四的上学期，同学们经过 3 年多的学习和实践，无论 在理论上还是实践上，在硬件上还是软件上，在系统角度还是应用角度都得到 了不少的

2、锻炼。在此基础上，本综合设计从系统设计的角度，通过对 SOC（片 上系统）的硬、软件设计，给学生一次综合的训练的机会。 具体设计目标包括： 1、硬件部分、硬件部分 设计一个可运行指定的 31 条 MIPS 指令的 RISC 型 MIPS16 微处理 器，具有 32 位指令，16 位地址线和 数据线。 处理器采用哈佛结构，有独立的 2KB 的指令存储器和 2KB 的数据 存储器。 具有 2 个中断源入口，两级中断优先级（可选） 具有 2 个 16 位定时/计数器 具有一个 44 键盘控制器和 4 位 7 段 LED 控制器 具有一个简单 UART 串行通信控制器或一个 SCI 串行通信控制器。

3、具有看门狗功能（可选） 。 2、软件部分、软件部分 含有编辑功能的 MIPS16 汇编（编译）程序 含有基本输入输出系统 BIOS（可选） 含有硬件各部件测试程序 含有一个应用程序范例（可选）二二. 设计内容，学时分配与组织设计内容，学时分配与组织序 号设计（或实践） 项目名称内容提要学时分配每组 人数备注1Verilog HDL 介 绍教会学生使用 Verilog 进行电子设 计教学时数 8 学时1在三年级短 学期完成2介绍课程设计相 关内容SOC 设计方法、设计的整体结构、 MIPS 指令集、外围接口设计、 软件设计教学时数 8 学时，1四年级短学 期完成3课程设计实施分组实现课程设计内容

4、设计调试 30 学时68四年级第 2 学期完成4课程验收按组按人验收每组验收 2 学时68四年级第 2 学期完成教学管理模式与注意事项教学管理模式与注意事项 采用多媒体课堂教学与网络化教学手段相结合的教学模式。除课堂教学外，在网络平台上建立以多媒体网络课件、电子教案、设计应用资料为主要形式的 立体化教学资源，为学生提供自主学习、实践的教学手段。 在实践教学过程中，将全体学生分成 68 人一组，采用组长负责制，利用项目开发的方法进行管理。实施过程中不限定学生设计的总体结构，不限定学 生具体实施设计的步骤，不限定最终的目标与验证方法，不限定学生实施自己 设计的时间和地点，鼓励他们自主设计，积极创新

5、。打破了大家做统一的实验， 得到统一结果的旧的实验模式，给学生充分的自我发挥的空间。同时，教师全 程跟踪学生实验过程，要及时了解学生在课程设计中遇到的问题，进行启发式 指导。 学生设计结束后，首先自己要给出一个性能的估计和分析，最后由教师针 对学生设计的性能，体系结构合理性，可扩展性，和其他模块配合等方面给出 合理的评价。三三. 设备与器材配置设备与器材配置微机一台，可编程综合实验系统一套。四四. 考核与成绩评定考核与成绩评定本课程不安排考试，学生成绩以其学习态度、实验报告、演示验收情况评 定。具体分配如下： 学习态度：10 分 原型验收：70 分实验报告报告：20 分 总分按优、良、中、及格、不及格评分。学习态度学习态度评分标准评分标准 自己负责的部分独立完成，无找人代工或窃取别人成果的现象：6 分 能与同组同学良好合作：2 分 设计部分具有明显的创新点：2 分实验样品实验样品评分标准评分标准 1功能：40 分 2与其他模块配合无误：20 分 3创新：10 分报告评分标准报告评分标准 1方案：8 分 2电路或程序：8 分 3结果分析等：4 分五五. 教材与参考资料教材与参考资料杨全胜 计算机系统综合课程设计电子讲义