2021渡远荆门外翻译赏析 渡远荆门外翻译.doc

《2021渡远荆门外翻译赏析 渡远荆门外翻译.doc》由会员分享，可在线阅读，更多相关《2021渡远荆门外翻译赏析 渡远荆门外翻译.doc（261页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、2021渡远荆门外翻译赏析 渡远荆门外翻译渡远荆门外翻译赏析 渡远荆门外翻译外文翻译1 毕业设计/论文 外 文 文 献 翻 译 院 系 信息科学与技术学院 专 业 班 级 通信 姓 名 原 文 出 处 Progress in Autonomous Fault 评 分 指 导 教 师 2016年 月 日 毕业设计/论文外文文献翻译要求：1外文文献翻译的内容应与毕业设计/论文课题相关。2外文文献翻译的字数：非英语专业学生应完成与毕业设计/论文课题内容相关的不少于2000汉字的外文文献翻译任务（其中，汉语言文学专业、艺术类专业不作要求），英语专业学生应完成不少于2000汉字的二外文献翻译任务。格式按

2、华中科技大学武昌分校本科毕业设计/论文撰写规范的要求撰写。3外文文献翻译附于开题报告之后：第一部分为译文，第二部分为外文文献原文，译文与原文均需单独编制页码（底端居中）并注明出处。本附件为封面，封面上不得出现页码。4外文文献翻译原文由指导教师指定，同一指导教师指导的学生不得选用相同的外文原文。 现场可编程门阵列关于自主故障恢复的进展马修G.帕里斯，美国航空航天局肯尼迪航天中心卡尔蒂克。 Sharma和RONALD F. DEMARA，中佛罗里达大学目前故障处理技术进行现场可编程门阵列的功能（FPGA）的制定描述性的分类，从简单的被动技术，强大的dynamicmethods。故障处理方法不要求F

3、PGA器件架构或用户干预才能恢复的修改故障检查和打击的开销为基础和可持续发展为基础的绩效指标评价，如额外的资源需求，吞吐量减少，故障能力和故障覆盖率。 这个分类除了这些性能指标构成了自信的比较标准。1.引言现场可编程门阵列(fpga)发现使用在各种应用程序在数据处理等领域、网络、汽车和其他工业领域。fpga的重构性减少投放市场的时间的应用程序否则需要硬连接它们的功能由一个制造商。此外,重新配置它们的功能领域的能力,缓解了不可预见的设计错误。这两个特点使fpga的理想目标航天器的应用程序如地面支持设备,可重复使用的运载火箭,传感器网络,行星探测器,深空探测器(Katz和一些2003;Kizhne

4、r et al . 2007;捕鼠者2004;2001井和厕所)。机舱内设备遇到的恶劣环境机械/声学在发射和高电离辐射和热应力压力在地球大气层外。fpga必须长期可靠的操作任务时间有限或没有能力/替代和小板载诊断备件的能力。这些任务可持续性实现了自主复苏。这项研究支持部分由NASA NRA合同NNA04CL07A智能系统。作者地址：M. G.帕里斯，NE-A3，肯尼迪航天中心，佛罗里达州32899-0001;电子邮件：matthew.g.parris nasa.gov; ca沙玛和rfDemara电气工程和计算机科学学院的大学中央佛罗里达,奥兰多32816 - 2362信箱162362号。部分

5、或全部本作品的个人或教室使用数字或硬拷贝被授予不收取费用的权限，只要副本没有制作或分发利润或商业利益和副本显示在第一页上或本通知的充分引证沿着显示的初始画面。版权为这项工作由别人比ACM拥有的组件必须兑现。信贷抽象是允许的。要以其他方式复制，发布，张贴在服务器上，重新分配到列表，或因使用本任何组件其他作品的工作需要事先特定的权限和/或费用。权限可能会要求出版物部，ACM公司，2宾夕法尼亚广场，套件701，纽约，纽约州10121-0701 USA，传真+1（212）869-0481，或permissionsacm.org。2 C2011 ACM0360-0300/ 2011/10 ART31$1

6、0.00DOI10.1145/1978802.1978810 http:/doi.acm.org/10.1145/1978802.19788101.1 FPGA架构概述正如其名称所示，可编程是的FPGA的主要好处。根据在设备的设计中，一个用户程序反熔丝细胞或静态随机存取存储器（SRAM）的FPGA中的细胞。反熔丝单元存储的应用永久而SRAM单元暂时存储应用程序，允许可重编程。由于可重编程可以让更多的故障处理技术，本文仅仅着眼于SRAM的FPGA。正如图1所示，SRAM的FPGA架构是可编程的规则阵列逻辑块（小巴）互连资源，如线段中，接线盒和开关盒Trimberger1993。 FPGA互连提供

7、是指多个小巴来实现复杂的逻辑功能。接线盒连接球茎到导线段，而这又是由开关盒彼此连接允许连接的各种组合。该FPGA互连也加入小巴为输入/输出模块（工种），从而调节和FPGA之间的连接的外部元件。应用程序的逻辑功能是通过PLBs，每一个组合来实现包含多个基本逻辑单元（绩优）。在BLE包括：（1）一个2nx1SRAM存储逻辑功能，其中，n是输入的数量到SRAM，（2）一个触发器存储逻辑值，以及（3）多路转换器所存储的逻辑值之间选择或SRAM中。逻辑功能的最常见的SRAM尺寸为161记忆包含4个输入。在此配置中，161的SRAM表现为一个4输入函数发生器或者一个4输入查找表（LUT），其中时间来查找逻

8、辑功能的结果是相等的输入的所有排列。1.2。辐射引起的故障和处理技术当在深空环境中，FPGA是受宇宙射线和高能质子，这可能会导致故障发生在位于FPGA的系统。这些辐射效应大致可分为总剂量效应以及单事件影响（见）。总剂量效应的描述，由于长期累积损伤事件质子和电子，并在详细冬梅等人。 2007。看到由单个高能粒子或光子的发生而引起的。可以看到是破坏性的，如单粒子闭锁（SELsor无损，如在的情况下瞬态故障。瞬时故障包括单事件干扰（SEU）沃思林等。2003，多位搅得（MBUS），单事件功能中断（SEFI现象），并单事件瞬变（套）。 Adell的和艾伦2008提供的技术的调查用于减轻认为，在FPGA

9、中。此外，Bridgford等。2008提供术语表，看看减排技术的针对Xilinx FPGA的概述。本文讨论了技术的无损认为，在解决影响基于SRAM的FPGA。辐射硬韧性说明要么总剂量效应或在设备看到水平。反熔丝的FPGA的配置，例如，是放射线硬因为反熔丝FPGA的不依赖于SRAM单元来存储它们的配置。耐辐射，另一方面，描述了保证的性能达到一定总电离剂量（TID）级或线性能量转移（LET）阈值。 300拉德的TID（Si）和37兆电子伏-2 /毫克单粒子翻转（SEU）LET足以为广大空间应用Roosta 2004。因此，FPGA的耐的一个TID至少300拉德（矽）都被贴上了抗辐射2005爱特;

10、 2007爱特梅尔。这个标签，不过，可能会产生误导存储器单元和寄存器仍然脆弱SEU的，因此必须在应用程序取决于SEU缓解技术等级Altera的2009年;巴达西等。 2003; Bridgford等。 2008。可用性之前的耐辐射SRAM的FPGA提供SEL免疫力和性能表征重离子内环境2008赛灵思，卫星设计师和流浪者不得不将一次性可编程反熔丝FPGA没有严肃的替代选择。如果反熔丝FPGA固有容错能力是不够的，设计人员被限制在使用无源故障处理方法，如三重模块冗余（TMR）里昂和Vanderkulk 1962年。由于可重构的性质SRAM的FPGA，耐辐射FPGA的SRAM已经启用了设计者考虑其它

11、故障处理方法所描述的主动故障处理方法，如第3和第4本文。故障避免竭尽全力防止故障的发生。这种方法增大该系统继续在整个正常运行的概率从而增加其使用寿命，从而提高了系统的可靠性。实现故障避免战术如增加辐射屏蔽可以保护系统不受单事件效应在附加重量为代价的。如果这些方法失败，但是，故障处理方法可以应对恢复丢失的功能。而一些故障处理方案维持系统的操作，同时处理了故障，一些故障处理方案要求将系统脱机从故障中恢复，从而降低了系统的可用性。在availability这有限的下降，但是，可以提高总体的可靠性。1.3 本文调查的重点.本次调查的重点是修改FPGA的配置故障处理方法在运行时，以解决瞬态和永久性故障。

12、而一些方法结合故障检测和隔离技术，不要求这些功能审议通过本次调查。由于SRAM的FPGA可以是：（1）耐辐射，（2）重新配置，以及（3）与剩余部分剩余部分重新配置可操作性，研究也开始注重开发中的这些功能使用环境中的人为干预或者是不希望的或者是不可能的。第2部分进行分类，例如故障处理方法，其通过，第3 4和5所述。表一列出了第5节详细讨论不同的考虑。如表I中列出，FPGA自主故障恢复策略将在此描述调查的几个基本的处理开销和使命方面的可持续性特点。相对于处理开销，这两个空间的复杂性和时间在现有恢复策略的复杂性显著变化。校长空间复杂度是额外的物理资源，必须要么是保留作为备件或者其他利用积极支持底层故

13、障处理机制。另一方面，发生的时间复杂措施是可以通过减少的量作为故障恢复的一个副作用，检测延迟作为对故障隔离到粒度的水平所需的时间来测量其由错误处理机制，并且占该恢复时间覆盖可以通过的恢复过程中的累积不可用性。与此同时，可持续性度量将被用来评估它是恢复的质量实现。一些FPGA故障处理技术试图提高长期任务通过故障开发战略，有效地回收部分可持续性禁用的资源浮动部分备件。根据特定的策略使用时，恢复的粒度可以从一个固定的列数变化很大或固定大小的矩形区域，下至单个逻辑元件没有限制。所提供的故障容量和覆盖范围指冗余的措施和逻辑/互连资源覆盖面，分别为。一些策略提供明确的覆盖范围对于后一种类型的资源，而其他人

14、只提供了逻辑资源的覆盖，或一些互连资源的隐式覆盖。最后，所有的战略审查本次调查中依靠一个或多个关键部件，有时也被称为黄金元素Garvie和2004年汤普森，所需投入运营，以便恢复策略，以有效地运作。由于在随后的章节讨论的，许多倾向于相对于可持续性的特点脱颖而出策略经常这样做在增加的开销特性为代价的2分类故障处理方法故障处理方法大致可分为基于该方法的提供者入制造商提供的方法和用户提供的方法奇塔姆等。2006年。此外，这些方法可以分为基于是否该技术依赖于主动或被动的故障处理策略。特别感兴趣的这个工作是用户提供的活性故障处理策略。这些可被分类基于上的分配，类型和冗余资源的水平。在具体地，一个子集主动

15、故障处理方法依赖于资源的分配先验，两个备用计算资源和备件的设计。最后，技术动态家族被调查，并且这些技术可以被分类基于是否该技术要求脱机要完成恢复设备。 所建议的通过奇塔姆等。 2006，图2分故障处理方法成的基础上的方法的提供商两类。厂商提供的故障恢复技术奇塔姆等. 2006; Doumar和Ito. 2003年解决在故障该装置的水平，从而允许制造商增加的产率的的FPGA。这些技术通常需要修改当前的FPGA架构最终用户无法执行。一旦制造商修改架构对于消费者而言，该装置可从制造过程容忍故障或该装置的寿命期间发生的故障。用户提供的方法中，然而，取决于终端用户执行。这些较高级别的方法使用FPGA的配

16、置比特流进行整合一个用户的应用程序内的冗余。通过查看FPGA作为阵列抽象资源，这些技术可用于执行选择特定资源的所需的功能，如显示出无故障行为资源。而制造商提供的方法通常试图解决所有的故障，用户提供的技术可以考虑电路的功能休眠之间辨别故障和那些在输出表现出来。这种更高级别的方法可确定故障恢复是否应立即或在更方便的时间发生。分类呈现本文进一步分离用户提供的错误处理方法分为基于FPGA的一个配置是否会在改变两类运行2008帕里斯。被动方法嵌入掩模故障从系统输出进程到用户的应用程序。技术，如TMR的快速响应和故障，从恢复由于固有的流程明确冗余。 速度，然而，这在来提高资源使用和电力成本。即使当系统运行

17、无任何故障，冗余的开销是连续当下。除了这个恒定开销，这些方法是不能够改变FPGA的配置。固定配置限制了系统的可靠性在其整个使用寿命。例如，一个被动方法可以容忍一个故障和不返回到其原有的冗余水平。这降低了可靠性提高第二个故障导致系统故障的机会。 活动方法力求通过修改以增加可靠性和可持续性在FPGA的配置，以适应故障。因此，这些方法是无法实现反熔丝FPGA的。配置设备允许系统以清除累积的SEU，避免永久性故障资源的利用率。外部处理器，花费额外的空间，通常确定如何从故障中复原。 这些方法还需要额外的时间或重新配置FPGA或生成新配置。图3显示了两个班，一个先验的分配和动态流程描述由第3和4中。 Pr

18、ogress in Autonomous Fault Recoveryof Field Programmable Gate ArraysMATTHEW G. PARRIS, NASA Kennedy Space CenterCARTHIK A. SHARMA and RONALD F. DEMARA, University of Central Florida The capabilities of current fault-handling techniques for Field Programmable Gate Arrays (FPGAs) develop a descriptive

19、 classification ranging from simple passive techniques to robust dynamicmethods. Fault-handling methods not requiring modification of the FPGA device architecture or user intervention to recover from faults are examined and evaluated against overhead-based and sustainability-based performance metric

20、s such as additional resource requirements, throughput reduction, fault capacity, and fault coverage. This classification alongside these performance metrics forms a standard for confident comparisons.1. INTRODUCTIONField Programmable Gate Arrays (FPGAs) have found use among variousapplications in d

21、omains such as data processing, networks, automotive and other industrial fields.The reconfigurability of FPGAs decreases the time-to-market of applications that would otherwise require theirfunctionality to be hard-wired by a manufacturer. Additionally,the ability to reconfigure their functionality

22、 in the field mitigates unforeseen design errors. Both of these characteristics make FPGAs an ideal target for spacecraft applications such as ground support equipment, reusable launch vehicles, sensor networks, planetary rovers, and deep space probes Katz and Some 2003; Kizhner et al. 2007;Ratter 2

23、004; Wells and Loo 2001. In-flight devices encounter harsh environments of mechanical/acoustical stress during launch and high ionizing radiation and thermal stress while outside Earthsatmosphere. FPGAs must operate reliably for long mission durations with limited or no capabilities for diagnosis/re

24、placement and little onboard capacity for spares. Mission sustainability realized by autonomous recovery of these.This research was supported in part by NASA Intelligent Systems NRA Contract NNA04CL07A.Authors addresses: M. G. Parris, NE-A3, Kennedy Space Center, FL 32899-0001; email: matthew.g.parr

25、isnasa.gov; C. A. Sharma and R. F. Demara, School of Electrical Engineering and Computer Science, Universityof Central Florida, Box 162362, Orlando, FL 32816-2362.Permission to make digital or hard copies of part or all of this work for personal or classroom use is grantedwithout fee provided that c

26、opies are not made or distributed for profit or commercial advantage and thatcopies show this notice on the first page or initial screen of a display alongwith the full citation. Copyrights forcomponents of this work owned by others than ACM must be honored. Abstracting with credit is permitted.To c

27、opy otherwise, to republish, to post on servers, to redistribute to lists, or to use any component of thiswork in other works requires prior specific permission and/or a fee. Permissions may be requested fromPublications Dept., ACM, Inc., 2 Penn Plaza, Suite 701, New York, NY 10121-0701 USA, fax +1

28、(212)869-0481, or permissionsacm.org._c 2011 ACM 0360-0300/2011/10-ART31 $10.00DOI 10.1145/1978802.1978810 http:/doi.acm.org/10.1145/1978802.19788101.1. FPGA Architecture OverviewAs indicated by its name, programmability is the primary benefit of FPGAs. Depending on the design of the device, a user

29、programs anti-fuse cells or Static Random Access Memory (SRAM) cells within the FPGA. The anti-fuse cells store the application permanently, whereas the SRAM cells store the application temporarily, allowing reprogrammability.Sincereprogrammability allows many more fault-handling techniques,this art

30、icle focuses solely on SRAM FPGAs.As shown in Figure 1, SRAM FPGA architectures are regular arrays of Programmable Logic Blocks (PLBs) among interconnect resources such as wire segments,connection boxes, and switch boxes Trimberger 1993. FPGAinterconnect provides the means for multiple PLBs to reali

31、ze complex logic functions. Connection boxes connect PLBs to wire segments, which in turn are connected to one another by switch boxes that allow various combinations of connections. The FPGA interconnect also joins PLBs to Input/Output Blocks (IOBs), which regulate the connections between the FPGA

32、and external components.The logic functionality of an application is realized by a combination of PLBs, each containing multiple Basic Logic Elements (BLEs). The BLE consists of: (1) a 2nx1 SRAM to store logic functions, where n is the number of inputs to the SRAM, (2) a flipflop to store logic valu

33、es, and (3) a multiplexer to select between the stored logic value or the SRAM. The most common SRAM size for logic functions is a 16 1 memory containing 4 inputs. In thisconfiguration, the 16 1 SRAM behaves as a 4-input function generator or a 4-input Look-Up Table (LUT), where the time to look up

34、the result of the logic function is equal for all permutations of inputs. 1.2. Radiation-Induced Faults and Handling TechniquesWhen in the deep space environment, FPGAs are subject to cosmic rays andhighenergy protons, which can cause malfunctions to occur in systems locatedon FPGAs.These radiation

35、effects can be poadly classified into Total-DoseEffects and Single-Event Effects (SEEs). Total-Dose Effects describecumulative long-term damage due to incident protons and electrons, and aredescribed in detail by Dong-Mei et al. 2007.SEEs are caused by the incidenceof a single high-energy particle o

36、r photon. SEEs can be destructive, suchas Single-Event Latchups (SELs), or nondestructive, as in the case oftransient faults. Transient faults include Single-EventUpsets (SEUs)Wirthlin et al.2003, Multiple-Bit Upsets (MBUs), Single-Event FunctionalInterrupts (SEFIs), and Single-Event Transients (SET

37、s). Adell and Allen 2008provide a survey of technologies used for mitigating SEEs in FPGAs.Additionally, Bridgford et al. 2008 provide a glossary of terms and anoverview of SEE mitigation technology for Xilinx FPGAs.This article discussestechniques to address the effects of nondestructive SEEs in SR

38、AM-based FPGAs. Radiation-hard describes resilience to either total-dose effects or SEEsat the device level. The configurations of anti-fuse FPGAs, for example, areradiation-hard since antifuse FPGAs do not depend upon SRAM cells to storetheir configurations. Radiationtolerant,on the other hand, des

39、cribesguaranteed performance up to a certain Total Ionizing Dose (TID) level orLinear Energy Transfer (LET) threshold. A TID of 300 krad (Si) and aSingle-Event Upset (SEU) LET of 37 MeV-cm2/mg are sufficient for the majorityof space applications Roosta 2004. Consequently, FPGAs resistant to a TIDof

40、at least 300 krad (Si) have been labeled rad-hard Actel 2005; Atmel 2007.This label,however, can be misleading as memory cells and registers stillremain vulnerable to SEUs and therefore must depend upon SEU mitigationtechniques at the application level Altera 2009; Baldacci et al. 2003;Bridgford et

41、al. 2008. Before the availability of radiation-tolerant SRAMFPGAs providing SEL immunity and performance characterization withinheavy-ion environments Xilinx 2008, designers of satellites and rovers had no serious alternative to the one-time programmable anti-fuse FPGA. If the inherent fault toleran

42、ce capability of anti-fuse FPGAs was insufficient, designers were restricted to employing passive fault-handling methods such as Triple Modular Redundancy (TMR) Lyons and Vanderkulk 1962. Due to the reconfigurable nature of SRAM FPGAs, radiation-tolerant SRAM FPGAs have enabled designers to consider

43、 other fault-handling methods such as the active fault-handling methods described by Sections 3 and 4 herein.Fault avoidance strives to prevent malfunctions from occurring. This approach increases the probability that the system continues to function correctly throughout its operational life, thereb

44、y increasing the systems reliability. Implementing faultavoidance tactics such as increasingradiation shielding can protect a system from single-event effects at the expense of additional weight. If those methods fail, however,fault-handling methodologies can respond to recover lost functionality. W

45、hereas some fault-handling schemes maintain system operation while handling a fault, some faulthandling schemes require placing the system offline to recover from a fault, thereby decreasing the systems availability. This limited decrease in availability, however, can increase overall reliability.1.

46、3. Focus of this Survey ArticleThis survey focuses on fault-handling methods that modify an FPGAs configurationduring runtime to address transient and permanent faults. Whereas some methods incorporate fault detection and isolation techniques, these capabilities are not required for consideration by

47、 this survey. Since SRAM FPGAs can be: (1) radiation-tolerant,(2) reconfigured, and (3) partially reconfigured with the remaining portion remaining operational, research has also begun to focus on exploiting these capabilities for use in environmentswhere human intervention is either undesirable or

48、impossible. Section 2 classifies such fault-handling methods, which are described by Sections 3, 4, and 5.Table I lists various considerations addressed in detail by Section 5.As listed in Table I, FPGA autonomous fault recovery strategies are described in this survey in terms of several fundamental

49、 processing overhead and mission sustainability characteristics. With respect to processing overhead, both the space complexity and time complexity of the existing recovery strategies can vary significantly. The principal space complexity metric are the additional physical resources which must either be reserved as spares or are otherwise utilized actively to support the underlying faulthandling mechanism. On the other hand, measures of time complexity incurre