嵌入式系统硬件设计.doc

《嵌入式系统硬件设计.doc》由会员分享，可在线阅读，更多相关《嵌入式系统硬件设计.doc（4页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流嵌入式系统硬件设计.精品文档.引言嵌入式系统是以应用为中心，软件硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗等综合性严格要求的专用计算机系统。本文主要研究了基于S3C2410的嵌入式最小系统，围绕其设计出相应的存储器、总电源电路、复位电路等一系列电路模块。嵌入式最小系统嵌入式最小系统即是在尽可能减少上层应用的情况下，能够使系统运行的最小化模块配置。以ARM内核嵌入式微处理器为中心，具有完全相配接的Flash电路、SDRAM电路、JTAG电路、电源电路、晶振电路、复位信号电路和系统总线扩展等，保证嵌入式微处理器正常运行的系统，可称为

2、嵌入式最小系统。对于一个典型的嵌入式最小系统，以ARM处理器为例，其构成模块及其各部分功能如图1所示，其中ARM微处理器、FLASH和SDRAM模块是嵌入式最小系统的核心部分。1.8V电源LDD稳压SDARM32MB(usenGC56)JTAG接口REST电路256字节E2PROME2PROMUART串口功能扩展32768Hz晶振RTC时钟源S3C2410A-20(ARM920T)(16KB I-Cache,16KB D-Cache)SDARM32MB(usenGC56)NORFLASH2MB(usenGC50)整体仿真图 微处理器采用了S3C2410A；电源模块本电源运用5V的直流电源通过两

3、个三端稳压器转换成我们所设计的最小系统所需要的两个电压，分别是3.3V和1.8V，3.3V的给VDDMOP，VDDIO,VDDADC等供电，而1.8V的给VDDi和RTC供电。 时钟模块（晶振）通常经ARM内部锁相环进行相应的倍频，以提供系统各模块运行所需的时钟频率输入。32.768kHz给RTC和Reset模块，产生计数时钟，10MHz作为主时钟源； Flash存储模块存放嵌入式操作系统、用户应用程序或者其他在系统掉电后需要保存的用户数据等； SDRAM模块为系统运行提供动态存储空间，是系统代码运行的主要区域； 复位模块实现对系统的复位；上电顺序为3.3V2.5V。其中5V2.5V转换电路前

4、面连接RC延迟网络，可获得比3.3V较晚些的上电时间，时间设为约10ms。电源电路中使用了大量的去耦电容，用于滤除交流成分，使输出的直流电源更平滑。同时，每个芯片的电源引脚和地之间都连接了这样的去耦电容，以防止电源噪声影响元件正常工作。三 复位电路（3）.存储器电路原理1)Nor FlashSST39VF1601是16位宽的存储器，每次读操作可取2字节数据，对于S3C2410A来说相应于半字节对其操作地址最小变化值为0x00000002，因此将S3C2410A的ADDR1引脚与SST39VF1601的A0引脚连接，不用ADDR0引脚，其它地址一次递增连接即可。2）SDRAM存储器此32位总线的存储器由两片16位的SDRAM(HY57V561620)组成，低16位的存储器的16位数据总线DQ15Q0与S3c2410A TA15-A0相连，高16位的存储器的16位数据总线DQ15Q0与S3c2410A TA31-A16相连。