注册电气工程师资格考试数字电子技术学习资料逻辑门与组合逻辑电路.ppt

《注册电气工程师资格考试数字电子技术学习资料逻辑门与组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《注册电气工程师资格考试数字电子技术学习资料逻辑门与组合逻辑电路.ppt（100页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、2.1 二极管与三极管的开关特性,2.2 TTL门电路,2.3 MOS门电路,2.4 其他门电路及门电路应用,2.5 组合逻辑电路的分析与设计,2.6 编码器和译码器,2.7 数据选择器和数字比较器,综述,2.8 算术运算电路,2.9 竞争与冒险,逻辑门与组合逻辑电路,2.1 二极管与三极管的开关特性,2.2 TTL门电路,2.2.1 TTL门电路基础基本TTL与非门,2.2.2 TTL电路的电路类型,2.2.4 TTL集成电路系列,2.2.5 TTL门电路的应用,2.2.3 TTL电路的特性与参数,2.2.1 TTL门电路基础基本TTL与非门,2.2 TTL门电路,基础知识,2.2.2 TT

2、L电路的电路类型,2.2 TTL门电路,基础知识,2.2.3 TTL电路的特性与参数,2.2 TTL门电路,应用基础,基础知识,2.2.4 TTL集成电路系列,2.2 TTL门电路,基础知识,应用基础,2.2.5 TTL门电路的应用,2.2 TTL门电路,工程应用,基础知识,应用基础,TTL与非门电路,标准TTL电路,TTL与非门工作原理, 输入端至少有一个接低电平,0 .3V,3 .6V,3 .6V,1V,3 .6V,T1管:A端发射结导通，Vb1 = VA + Vbe1 = 1V，其它发射结均因反偏而截止., 5-0.7-0.7=3.6V,Vb1 =1V,所以T2、T5截止, VC2Vcc

3、=5V,T3：微饱和状态。 T4：放大状态。电路输出高电平为：,5V, 输入端全为高电平,3 .6V,3 .6V,2.1V,0 .3V,T1:Vb1= Vbc1+Vbe2+Vbe5 = 0.7V3 = 2.1V,因此输出为逻辑低电平VOL = 0.3V,3 .6V,发射结反偏而集电极正偏.处于倒置放大状态,T2：饱和状态,T3：Vc2 = Vces2 + Vbe51V，使T3导通，Ve3 = Vc2-Vbe3 = 1-0.70.3V，使T4截止。,T5：深饱和状态，,TTL与非门工作原理, 输入端全为高电平，输出为低电平, 输入至少有一个为低电平时，输出为高电平,由此可见电路的输出和输入之间满

4、足与非逻辑关系,TTL与非门工作原理,TTL与非门工作速度,存在问题：TTL门电路工作速度相对于MOS较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。,改进型TTL与非门,可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度,返回,改进型TTL与非门, 增加有源泄放电路,1、提高工作速度,减少了电路的开启时间,缩短了电路关闭时间,2、提高抗干扰能力,T2、T5同时导通，因此电压传输特性曲线过渡区变窄，曲线变陡，输入低电平噪声容限VNL提

5、高了0.7V左右,TTL门电路的特性与参数（以与非门为例）, 电压传输特性,TTL“与非”门输入电压VI与输出电压VO之间的关系曲线，即 VO = f（VI）,应用基础,VOFF,VSH,Von,VSL,工作电平与抗干扰能力：,关门电平VOFF：,开门电平VON：,低电平噪声容限V NL：,V NL= V OFF - VSL,高电平噪声容限V NH：,V NH= V SH - VON,应用基础,TTL门电路的特性与参数,保证输出为标准高电平VSH的最大输入 电平值,保证输出为标准低电平VSL的最小输入 电平值,输入特性：,输入电流与输入电压之间的关系曲线，即II = f（VI）,1. 输入短路

6、电流ISD（也叫输入低电平电流IIL）,对标准TTL电路，当VIL = 0V时由输入端流出的电流,2. 输入漏电流IIH（输入高电平电流）,一个输入端接高电平，其余输入端接低电平，经该输入端流入的电流。标准TTL电路IIH10A。,TTL门电路的特性与参数,应用基础,对照电路,扇出系数NO：,在灌电流（输出低电平）状态下驱动同类门的个数。,其中IOLmax为最大允许灌电流,IIL是一个负载门灌入本级的电流（1.4mA）。No越大，说明门的负载能力越强。对标准TTL，要求No8。,问题讨论,工程实践中应任何使用No？,TTL门电路的特性与参数,应用基础, 平均传输延迟时间tpd,导通延迟时间tP

7、HL：输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要的时间；,截止延迟时间tPLH：从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所需要的时间；,平均传输延迟时间tpd：,应用基础,TTL门电路的特性与参数,其它类型TTL门电路,三态逻辑门（TSL）,集电极开路TTL“与非”门（OC门）,集电极开路TTL“与非”门（OC门）,1,0,当将两个TTL“与非”门输出端直接并联时：,产生一个大电流1、抬高门2输出低电平2、会因功耗过大损坏门器件,注：TTL输出端不能直接并联,TTL与非门电路,集电极开路TTL“与非”门（OC门）,当输入端全为高电平时，T2、T5导通，

8、输出F为低电平；,输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。, OC门完成“与非”逻辑功能,逻辑符号：,输出逻辑电平：低电平0.3V高电平为VC（5-30V）, 负载电阻RL的选择,（自看作考试内容）,集电极开路TTL“与非”门（OC门）,集电极开路TTL“与非”门（OC门）,OC门需外接电阻，所以电源VC可以选5V30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接,三态逻辑门（TSL）,1,0,输出F端处于高阻状态记为Z,Z,低电平使能,高电平使能,返回, 三态门的应用,1. 三态门广泛用于数据总线结构,任何时刻只能有一个控制端有效，即只

9、有一个门处于数据传输，其它门处于禁止状态,2. 双向传输,当E=0时，门1工作，门2禁止，数据从A送到B；,E=1时，门1禁止，门2工作，数据从B送到A。,三态逻辑门（TSL）,2.3 MOS门电路,基础知识,2.2.1 NMOS门电路,2.2.2 CMOS门电路,NMOS反相器,数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点：,当|VGS|VT| 时，管子导通，导通电阻很小，相当于开关闭合,当|VGS|VT| 时，管子截止，相当于开关断开,设电源电压VDD = 10V，开启电压VT1 = VT2 = 2V。,1 A输入高电平VIH = 8V，,2 A输入低电平VIL = 0.3V

10、时，, 电路实现逻辑“非”功能：,工作管,负载管,T1、T2均导通，输出为低电平VOL 0.3V；,T1截止T2导通，电路输出高电平VOH = VDD - VT2 = 8V；,基础知识,NMOS与非门,工作管串联,负载管,T1和T2都导通，输出低电平；,2 当输出端有一个为低电平时，,与低电平相连的驱动管就截止，输出高电平；,电路实现 “与非”功能：,注：,增加输入，只增加串联驱动管的个数，但输入不可过多，一般不超过3。,1,1,通,通,0,1 当两个输入端A和B均为高电平时，,0,1,止,通,1,基础知识,PMOS,NMOS,1 输入为低电平VIL = 0V时,VGS1VT1,T1管截止，,

11、|VGS2| VT2,电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOHVDD,T2导通；,2 输入为高电平VIH = VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL0V。,实现逻辑“非”功能,基础知识,CMOS电路,讨 论,根据CMOS反相器，如何构成CMOS与非门和或非门？,CMOS电路,当A和B为高电平时,1,0,1,0,1,1,当A和B有一个或一个以上SHI 4为低电平时，,电路输出高电平。,输出低电平；, 电路实现“与非”逻辑功能,基础知识,CMOS电路,当A = B = 0，,0,0,1,1,0,当A = B = 1，,1,1,

12、1,1,0,TG接通，C = B = 1，反相器2的两只MOS管都截止，输出F=0。,输入端A和B相同时：,得：输入端A和B相同， 输出 F=0,基础知识,输入端A和B不同时：,当A = 1，B = 0，,1,0,0,0,1,输出F=1；,当A = 0，B = 1，,0,1,1,0,1,输出F=1。,得：输入端A和B不同， 输出 F=1。,CMOS电路,基础知识, 输入端A和B不同,输出F=1；, 输入端A和B相同,输出 F=0。,由此可知，该电路实现的是“异或”逻辑功能：,CMOS电路,基础知识,TN和TP均截止，VI由0VDD变化时，传输门呈现高阻状态，相当于开关断开， CL上的电平保持不

13、变，这种状态称为传输门保存信息,VI在VTVDD范围变化时TP导通,即VI在0VDD范围变化时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，这种状态称为传输门传输信息。,VI由0（VDD-VT）范围变化时TN导通,基础知识,CMOS电路,1 当C 为低电平时， TN、TP截止传输门相当于开关断开；,2 当C为高电平时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，传输门传输信息；,传输门相当于一个开关，,且是一个双向开关。,CMOS电路,基础知识,电路图,1、电路结构,2、逻辑符号,CMOS电路,基础知识,CMOS电路的特点,1.功耗小：CMOS门工作时，

14、总是一管导通另一管截 止，因而几乎不由电源吸取电流其功耗极小。,2.CMOS集成电路功耗低内部发热量小，集成度可大 大提高。,3.抗幅射能力强，MOS管是多数载流子工作，射线辐 射对多数载流子浓度影响不大。,4.电压范围宽：CMOS门电路输出高电平VOH VDD， 低电平VOL 0V。,5.输出驱动电流比较大：扇出能力较大，一般可以 大于50。,6.在使用和存放时应注意静电屏蔽，焊接时电烙 铁应接地良好。,2.5 组合逻辑电路的分析与设计,2.6 编码器和译码器,2.7 算术运算电路,2.9 竞争与冒险,CH2 逻辑门与组合逻辑电路,2.8 数据选择器和数字比较器,2.10 逻辑门与组合电路综

15、合应用,2.5 组合逻辑电路的分析与设计,2.5.1 组合逻辑电路的分析,2.5.2 组合逻辑电路的设计,New！,基本逻辑运算,逻辑门,与或非,与门或门非门与非门或非门与或非门异或门同或门,复习,遇到复杂的逻辑问题怎么办?,问题,逻辑运算与逻辑门：,解决:设计组合逻辑电路,组合逻辑电路,输入：,逻辑关系：Fi = fi (X1, X2, ,Xn) i = (1, 2, , m),电路由逻辑门构成；,不含记忆元件；,不存在无反馈；,输出完全由输入决定。,输出：,X1、X2、Xn,F1、F2、Fm,基础知识,返回,有何弦外之音？讨论！,2.5.1 组合逻辑电路的分析,基本技能,分析已知逻辑电路的

16、功能,输出函数表达式,简化函数,真值表,描述电路功能,已知组合电路,结论：多数表决电路 。,解：（1）由电路图得逻辑表达式：,（2）由逻辑表达式得真值表,（3）功能分析：,多数输入变量为1，输出F为1；,多数输入变量为0，输出 F为0。,基本技能,例：试分析下图所示逻辑电路的功能。,解：（1）由电路图得表达式,（2）列出 真值表,基本技能,自然二进制码,格雷码,（2）列出 真值表,（1）由电路图得表达式,结论：自然二进制码向格雷码的转换电路。,（3） 分析功能,根据要求设计出逻辑电路,选择所需门电路,根据设计要求,2.5.2 组合逻辑电路的设计,应用基础,例：半加器的设计。,（1）半加器真值表

17、,（2）输出函数,（3）逻辑图,应用基础,将用异或门实现的半加器改为用与非门实现：,函数表达式变换形式：,工程应用,讨论：任何改为或非门？,全加器是实现,例：全加器的设计。,任务：自行完成逻辑电路,全加器逻辑符号,全加器真值表,一位二进制数,一位二进制数,低位来的进位,工程应用,例：试将8421BCD码转换成余3BCD码。,（2）卡诺图,（1）真值表,（2）卡诺图,（3）表达式,（4）电路图,（3）表达式,2.6 编码器和译码器,2.6.2 译码器,New！,2.6.1 编码器,2.6.0 一个实际问题,工程实践,CPU,2.6.0 一个实际问题,I/O,有办法吗？,有！,编码与译码,基本概念

18、 (重要！),代码,代码状态信息顺序 . . .,译 码,编 码,译码器,编码器,返回,2.6.1 编码器,基础知识,优先编码器,非优先编码器,典型产品,应用,其他编码方式,图为三位二进制编码器，即 83线编码器。,输入m位代码，输出n位二进制代码。,任何一个输入端接低电平时，三个输出端有一组对应的二进制代码输出。,2.6.1 编码器,基础知识,m 2n,非优先编码器：,83线编码器74LS148,优先编码器：,应用基础,：编码输出端。,83线编码器74LS148,优先编码器：,应用基础,管脚定义：,编码器的应用：,（3）第一片工作时,编码器输出：0000-0111 第二片工作时,编码器输出:

19、 1000-1111,解：（1）编码器输入16线,用两片8-3线编码器，高位为第 一片，低位为第二片。,（2）实现优先编码：高位选通输出与低位控制端连接。,例：用8-3线优先编码器CT74LS148扩展成16线-4线编码器。,应用基础,2.6.2 译码器,基础知识,变量译码器（二进制译码器），如3/8线,代码变换译码器，如二十进制译码器，4/10线,显示译码器，如字符显示,典型产品及应用,显示器件,显示驱动方式,二进制译码器：,将每个最小项作为一个输出端：,Yi = mi E，i= 0, 1, 2, 2n-1,通过一个电平与众不同的输出端的位置区分输入代码。,2.6.2 译码器,基础知识,n

20、/ 2n 线,二十进制译码器：,4 / 10 线,自行完成真值表,七段字形显示译码器,2.6.2 译码器,基础知识,七（八）段数码管：,七段显示译码器：,：高电平驱动,：低电平驱动,输入BCD码，输出驱动相应的七段字形LED。,LED或其他显示器件,p,动态扫描显示,下一站：北京交通大学,乘客您好！,下一站：北京交通大学,译码输入，二进制编码0-7依次对应8个输出。,38译码器(74LS138),八个输出端，低电平有效。 译码状态下，相应输出端为； 禁止译码状态下，输出均为。,S1、,A0 A2,使能端的两个作用：,（1）消除译码器输出尖峰干扰,EN端正电平的出现在A0-A2稳定之后；,EN端

21、正电平的撤除在A0-A2再次改变之前。,（2）逻辑功能扩展,例：用38译码器构成416译码器。,避免A0-A2在变化过程中引起输出端产生瞬时负脉冲。,例：用38译码器构成416译码器。,X0-X3：译码输入,E：译码控制E=0，译码 E=1，禁止译码,X3-X0：0000-0111，,第一片工作,X3-X0：1000-1111,第二片工作,例：试用 CT74LS138和与非门构成一位全加器。,解:全加器的最小项表达式应为,译码器的应用：,七段译码器CT7447,D、C、B、A：BCD码输入信号。,ag：译码输出，低电平有效。,熄灭信号输入/灭零输出信号,2.7 算术运算电路,New！,2.7.

22、1 加减运算,2.7.2 超前进位,超前进位加法器：,进位直接由加数和最低位进位C0形成。,C0,2.8 数据选择器和数字比较器,New！,2.8.1 数据选择器,2.8.2 数字比较器,2.8.1 数据选择器,基础知识,（多路选择器；多路开关；MUX）,在多个通道中选择一路，即从多个信息中选出一个信息。,数据选择与数据分配：,数据选择：,数据分配：,将输入信号分配到各通道。,选择,分配,？思考 ？,！讨论 ！,二者联合起来可实现什么功能？,工程应用,工程应用,发送端，并串,接收端，串并,工程应用,数据选择器,分类：二选一、四选一、八选一、十六选一。,双四选一数据选择器CT74LS153,应用

23、基础,双四选一数据选择器CT74LS153,简化符号,应用基础,八中选一数据选择器CT74LS151,应用基础,数据选择器的应用：,例：用最少数量的四选一选择器扩展成八选一选择器。,解：（1）用一片双四选一数据选择器，实现八个输入端。 （2）用使能端形成高位地址，实现三位地址，控制八个输入。,基本应用,例：用四选一数据选择器构成十六选一的选择器。,第一级分为四组,第二级控制选择第一组中的一组。,基本应用,数据分配器：,一输入,多输出,逻辑符号,基础知识,数据分配器的应用：,例：用数据选择器和分配器实现信息的“并行串行并行”传送。,由译码器连成的数据分配器,0 0 0,0,1,1,0,译码,禁止

24、译码,0,1,基本应用,第六节 模块化设计概述,选择合适的集成电路；减少电路所需的模块总数；降低成本；提高电路可靠性。,（1）根据电路的逻辑功能要求画出电路结构框图，且按 功能将其划分成若干个子方框。（2）根据各子功能框的要求，选用合适的MSI或LSI。（3）根据实际情况，有时需按传统设计方法设计出相关 的接口电路和外围辅助电路。,设计步骤：,设计原则：,例：设计一个将8421BCD码转换成余3BCD码的码组转换器。,（2）采用与逻辑电路输出端等同数量的数据选择器 且附加门（本题需用四个选择器）。,（3）采用译码器附加相应数量门（本题需一块4线-16线译 码器和四个门）。,（5）采用ROM和可

25、编程逻辑器件（后续章节学习）。,经比较，采用第(4)种方法最经济合理。,（1）利用经典的传统设计法，用SSI实现（见例）。,（4）采用一块四位二进制加法器（见例）。,2.9 竞争与冒险,竞争与冒险:,竞争：,冒险：,在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后。,由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。,应用基础,竞争与冒险的判断:,代数法：,或的形式时，A变量的变化可能引起险象。,卡诺图法：,如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。,如图所示电路的卡诺图两圈相切，故有险象。,应用基础,冒险现象

26、的消除:,1. 利用冗余项,如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能消除冒险。,应用基础,冒险现象的消除:,1. 利用冗余项,. 吸收法,在输出端加小电容C可消除毛刺如下图所示。但是输出波形的前后沿将变坏, 在对波形要求较严格时，应再加整形电路。,应用基础,.取样法,1. 利用冗余项,. 吸收法,电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有效，可以避免毛刺影响输出波形。,加取样脉冲原则：,“或”门及“或非”门加负取样脉冲,“与”门及“与非”门加正取样脉冲,冒险现象的消除:,应用基础,利用冗余项：只能消除逻辑冒险，而不能消除功能冒险，适 用范围有限。,三种方法比较：,

27、取样法：加取样脉冲对逻辑冒险及功能冒险都有效。目前大 多数中规模集成模块都设有使能端，可以将取样信 号作用于该端，待电路稳定后才使输出有效。,吸收法：加滤波电容使输出信号变坏，引起波形的上升、下 降时间变长，不宜在中间级使用。实验调试阶段采 用的应急措施。,应用基础,用加法器、比较器、译码器、编码器、数据选择器和码组检验器等设计特定电路。,任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关。它由基本门构成，不含存贮电路和记忆元件，且无反馈线。,根据已经给定的逻辑电路，描述其逻辑功能。,根据设计要求构成功能正确、经济、可靠的电路。,（）组合电路,（）组合电路的分析,（）组合电路的设计,（）常用的中规模组合逻辑模块,小结,电路图,例：试将8421BCD码转换成余3BCD码。,