实验五--4选1多路复用器和4位比较器设计与仿真(共9页).docx

《实验五--4选1多路复用器和4位比较器设计与仿真(共9页).docx》由会员分享，可在线阅读，更多相关《实验五--4选1多路复用器和4位比较器设计与仿真(共9页).docx（9页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上实验五 4选1多路复用器和4位比较器设计与仿真班级 信息安全一班 姓名 邓一蕾学号6指导老师 袁文澹一、实验目的1.熟悉Quartus仿真软件的基本操作，并用VHDL语言和逻辑图设计四选一多路选择器，4位比较器。二、实验内容 1参照芯片74LS153的电路结构，用逻辑图和VHDL语言设计四选一多路复用器；2从Quartus中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析，电路逻辑结构参照芯片74x85三实验原理1. （1）四选一多路选择器逻辑电路的原理 4选1多路选择器，GN为使能端，AB为选择通道控制端，c0,c1,c2,c

2、3为数据输入端.Y为输出端。当GN为1时，y=0;当GN为0，AB=00时，Y为c0的值；当GN为0，AB=01时，Y为c1的值；当GN为0，AB=10时，Y为c2的值；当GN为0，AB=11时，Y为c3的值；（2）通过实验实现逻辑的原理 InputsOutputsSelectStrobeGYB AX X100 00C00 10C11 00C21 10C3 2. （1）4位比较器的逻辑电路图A0,B0,A1,B1，A2，B2，A3，B3为相比较数输入端，ALBI,AEBI,AGBI为级联输入端ALBO,AEBO,AGBO为比较输出端。2）通过实验实现逻辑的逻辑功能表为数据输入端控制输入端输出端

3、A3A2A1A0B3B2B1B0AGBIALBIAEBIAGBOALBOAEBO100000000001000000100000001011001000000100100011000001011110110000010011001110000010111111100001001110111100001000000000100100000000000100101111111100100111111111000001四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的F

4、PGA试验箱。1.4选1多路选择器实验步骤：编写源代码。打开Quartus软件平台，点击File中得New建立一个文件。编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assign/Device,选取芯片的类型。建议选“Altera的EPF10K20TI144_4”3、编译与调试。确定源代码文件为当前工程文件，点击Complier进行文件编译。编译结果有错误或警告，则将要调试修改直至文件编译成功。4、波形仿真及验证。在编译成功后，点击Waveform开始设计波形。点击“insert the no

5、de”,按照程序所述插入A0，A1，A2，A3，B0，B1，B2,B3，ALBI,AEBI,AGEBI,ALBO,AEBO,AGBO14个节点（A0，A1，A2，A3，B0，B1，B2,B3为输入节点，y为输出节点）。设置A0，A1，A2的输入波形，在仿真启动之前，需要设置两个重要的参数End Time 和Grid Size 步骤：点击Edit-End Time -2.0us;Edit-.Grid Time -100.0ns,点击输入信号，然后选择左边的波形编辑工作栏中count value 给一个输入的激励信号，OK返回，点击保存按钮保存为sjw_duolu。建立仿真网表：Proccessi

6、ng-Generate Functional Sumulation Nelist .选择Assignments-Settings-Simulation mode-Fouctional选择激励文件”sjw_duolu”.选择Processingstar Simulation启动仿真，可以看到功能仿真图。5、时序仿真。首先进行全编译，编译成功后，点击Assignments 的settings的 simulation mode： Timing，仿真成功后即出带延时的波形图。6、FPGA芯片编程及验证。（1）分配管脚：assignmentPins在Location中选择合适的输入输出管脚并进行编译。（

7、2）下载验证：Tools-Programmer进入下载窗口Hardware SetupByteBlaster-Start-OK（3）初始化电路，根据设置好的管脚资源擦做实验电路板，完成数据测试。五、实验结果与分析1、 编译过程a) 编译过程、调试结果b)结果分析及结论编译成功，可继续下一步骤。2、 功能仿真a) 功能仿真过程及仿真结果 选择processing-Generate Functional Simulation Netlist 产生功能仿真网格-Assigentnents-Settings-Functional-Processing-Start Simulation,启动功能仿真b)

8、结果分析及结论GN为0，AB为00时，y=c0;GN为0，AB为01时，y=c1;GN为0，AB为10时，y=c2;GN为0，AB为11时，y=c3;3.时序仿真a) 时序仿真过程及仿真结果b)结果分析及结论仿真结果与逻辑存在偏差，因为时序仿真存在延迟现象，是正常现象。Programming芯片编程a) 芯片编程过程管脚分配：b) 编程芯片FPGA验证结果c)结果分析与结论 GN=1,AB=11,c0c1c2c3=0001 GN=0,AB=10,c0c1c2c3=0100 GN=0,AB=10,c0c1c2c3Y=0 y=1=c1 =0110,y=1=c12.4位比较器实验步骤：编写源代码。打

9、开Quartus软件平台，点击File中得New建立一个文件。编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assign/Device,选取芯片的类型。建议选“Altera的EPF10K20TI144_4”3、编译与调试。确定源代码文件为当前工程文件，点击Complier进行文件编译。编译结果有错误或警告，则将要调试修改直至文件编译成功。4、波形仿真及验证。在编译成功后，点击Waveform开始设计波形。插入节点：点击Insert,然后 insert the node”,按照程序所述插入A0，

10、A1，A2，A3，B0，B1，B2,B3，ALBI,AEBI,AGEBI,ALBO,AEBO,AGBO14个节点（A0，A1，A2，A3，B0，B1，B2,B3,ALBI,AEBI,AGBI为输入节点，ALBO,AEBO,AGBO为输出节点）。根据逻辑功能表设置A0,A1,A2,A3,B0,B1,B2,B3,ALBI,AEBI,AGBI的输入波形，在仿真启动之前，选择菜单Edit-End Time和Edit -Gird Size设置结束时间和网格大小。然后输入信号激励，可生成波形图，最后点击保存按钮保存。建立仿真网表：Proccessing-Generate Functional Sumula

11、tion Nelist .选择Assignments-Settings-Simulation mode-Fouctional选择激励文件”sjw_bijiaoqi选择Processingstart Simulation启动仿真，可以看到功能仿真图。5、时序仿真。首先进行全编译，编译成功后，点击Assignments 的settings的 simulation mode： Timing，仿真成功后即出带延时的波形图。选择Processingstart Simulation启动仿真，可以看到时序仿真图。6、FPGA芯片编程及验证。（1）分配管脚：assignmentPins在Location中选择

12、合适的输入输出管脚并进行编译。（2）下载验证：Tools-Programmer进入下载窗口Hardware SetupByteBlaster-Start-OK（3）完成配置后，单击Start按钮，Progress栏中出现100%,下载成功。（4）初始化电路，根据设置好的管脚资源操作实验，完成测试。五、 实验结果与分析1，编译过程b) 编译过程、调试结果b)结果分析及结论编译正确，可继续进行下一步。2， 功能仿真A）功能仿真过程及仿真结果 选择processing-Generate Functional Simulation Netlist 产生功能仿真网格-Assigentnents-Sett

13、ings-Functional-Processing-Start Simulation,启动功能仿真b)结果分析及结论 当A3B3时AGBO=1，ALBO=0；当A3BA时AGBO=1,ALBO=0；依次类推，当AB时AGBO=1，当AB时ALBO=1；当A=B时如果输入端AGBI=1，则AGBO=1；若ALBI=1,则ALBO=1;若AEBI=1时，AEBO=1；特别的，当A=B且AGBI=ALBI=1时，即时不可能状态，输出AGBO=ALBO=AEBO=0。3、 时序仿真a)时序仿真过程及仿真结果b)结果分析及结论仿真结果与逻辑存在偏差，因为时序仿真存在延迟现象，是正常现象。Program

14、ming芯片编程c) 芯片编程过程管脚分配：b)编程芯片FPGA验证结果d) 结果分析与结论1、（1）G=0、A0A1=0，C0=1时，Y=1（2）G=0，A0，A1，C3=1时，Y=12、(1)AGBI=1，ALBI=1，AGBO=0，ALBO =0，AEBO=0(2)AEBI=1时，AEBO=1实验结论：与逻辑功能表相对应，实验结果正确。六、 实验结论1.实验结论成功完成了参照芯片74153的电路结构，用逻辑图和VHDL语言设计四选一多路复用器；从Quartus中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析，电路逻辑结构参照芯片7485。仿真下载成功。2.实验心得 这次数字设计实验的内容主要是用电路框图和VHDL语言设计4选1多路复用器和4位大小比较器。功能仿真时由于逻辑功能表的表示开始没有看懂，导致仿真时要给输入信号时不知道应该怎样给，在询问了同学以后知道就根据表中给的信号来，顺序可以颠倒，只要最后的结果是按照表所示的，即为实验结果正确。其实我觉得数字逻辑的实验有时候还是觉得莫名其妙，只知其一不知其二，有时候甚至稀里糊涂做完的，当然大多数时候还是弄懂了实验原理，所以要学好数字逻辑最重要还是要靠兴趣，其次就是脚踏实地做好每一个实验。 专心-专注-专业