FIR滤波器的设计实验报告(共6页).doc

《FIR滤波器的设计实验报告(共6页).doc》由会员分享，可在线阅读，更多相关《FIR滤波器的设计实验报告(共6页).doc（6页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上 EDAFIR滤波器的设计实验报告 班级： 学号： 姓名： 指导老师; 2015年 5月 6日 一实验目的（1） 熟悉Quartus 软件的基本使用方法。（2） 熟悉B-ICE-EDA/SOPC或其它EDA实验开发系统的基本使用方法。（3） 学习VHDL基本路基电路的综合设计应用。二实验条件（1） 开发软件：Quartus 。（2） 拟用芯片：Cyclone lll-EP3C55F484C8三实验内容 设计并调试好一个滤波器长度为4的DaubechiesDB4转置FIR滤波器，并用EDA实验开发系统进行硬件验证。四实验设计1. 图1-1实验原理图： 图1-1 转置结构

2、的FIR滤波器2. FIR的电路采用VHDL文本输入，有关VHDL程序如下LIBRARY LPM;USE LPM.LPM_COMPONENTS.ALL;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FIR IS GENERIC(W1:INTEGER:=9; W2:INTEGER:=18; W3:INTEGER:=19; W4:INTEGER:=11; L:INTEGER:=4; MPIPE:INTEGER:=3); PORT

3、(CLK:IN STD_LOGIC; LOAD_X:IN STD_LOGIC; X_IN:IN STD_LOGIC_VECTOR(W1-1 DOWNTO 0); C_IN:IN STD_LOGIC_VECTOR(W1-1 DOWNTO 0); Y_OUT:OUT STD_LOGIC_VECTOR(W4-1 DOWNTO 0);END ENTITY FIR;ARCHITECTURE ART OF FIR IS SUBTYPE N1BIT IS STD_LOGIC_VECTOR(W1-1 DOWNTO 0); SUBTYPE N2BIT IS STD_LOGIC_VECTOR(W2-1 DOWNT

4、O 0); SUBTYPE N3BIT IS STD_LOGIC_VECTOR(W3-1 DOWNTO 0); TYPE ARRAY_N1BIT IS ARRAY (0 TO L-1) OF N1BIT; TYPE ARRAY_N2BIT IS ARRAY (0 TO L-1) OF N2BIT; TYPE ARRAY_N3BIT IS ARRAY (0 TO L-1) OF N3BIT; SIGNAL X:N1BIT; SIGNAL Y:N3BIT; SIGNAL C:ARRAY_N1BIT; SIGNAL P:ARRAY_N2BIT; SIGNAL A:ARRAY_N3BIT; BEGIN

5、 LOAD:PROCESS IS BEGIN WAIT UNTIL CLK=1; IF(LOAD_X=0) THEN C(L-1)=C_IN; FOR I IN L-2 DOWNTO 0 LOOP C(I)=C(I+1); END LOOP; ELSE X=X_IN; END IF; END PROCESS LOAD; SOP:PROCESS(CLK) IS BEGIN IF CLKEVENT AND (CLK=1) THEN FOR I IN 0 TO L-2 LOOP A(I)=(P(I)(W2-1)&P(I)+A(I+1); END LOOP; A(L-1)=P(L-1)(W2-1)&P

6、(L-1); END IF; YW1,LPM_WIDTHB=W1, LPM_PIPELINE=MPIPE, LPM_REPRESENTATION=SIGNED, LPM_WIDTHP=W2, LPM_WIDTHS=W2) PORT MAP(CLOCK=CLK,DATAA=X,DATAB=C(I),RESULT=P(I);END GENERATE;Y_OUT=Y(W3-1 DOWNTO W3-W4);END ARCHITECTURE ART;3.新建工程，将文件添加到对应的工程中，对工程进行设置。4.设置完成后，对工程进行编译，对错误进行分析 经过编译后无错误5.工程的仿真与分析 打开空白的波形编辑器，对仿真时间和最小时间周期进行设置，输入和编辑波形，并进行保存。对仿真器进行参数设置，启动仿真并进行观察仿真结果。下图1-2是仿真输入设置，下图1-3是对FIR滤波器进行时序仿真的结果。从输入和输出数据的分析可知，仿真实验结果是正确的。 图1-2设置好的FIR时序图 图1-3 FIR时序仿真结果图 6.下图1-4和1-5是使用Quartus 进行逻辑综合后FIR的RTL视图和 FIR综合后的资源使用情况 图1-4 TIMES的RTL视图 FIR综合后的资源使用情况 五实验过程中出现的问题和解决办法 实验过程中遇到了很多问题，经过不断的改进，终于找到了解决了办法。专心-专注-专业