数字电子技术复习题三套含答案(共14页).doc

《数字电子技术复习题三套含答案(共14页).doc》由会员分享，可在线阅读，更多相关《数字电子技术复习题三套含答案(共14页).doc（14页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上复习题一1下列四个数中，与十进制数（163）10不相等的是D、（203）82N个变量可以构成多少个最大项C、2N 3下列功能不是二极管的常用功能的是C、放大 5译码器的输入地址线为4根，那么输出线为多少根（ 16 ）6用或非门构成钟控R-S触发器发生竞争现象时，输入端的变化是00117一个4K赫兹的方波信号经4分频后，下列说法错误的是B、周期为2103秒 8用PROM来实现组合逻辑电路，他的可编程阵列是（或阵列 ） 9A/D转换器中，转换速度最高的为(A、并联比较型 )转换10MAXPLUS-II是哪个PLD厂家的PLD开发软件（ B、Altera1存储器按存取方式可

2、分为三类，即：1 SAM， RAM， ROM2设4位逐次逼近型A/D转换器的电压转换范围为0-15V，采用四舍五入法量化，模拟输入电压为8.59V，转换的逼近过程是（其中括号中用表示保留，表示不保留1000( )1100( )1010( )1001( )10013时序电路中的时序图的主要作用是：用于在实验中测试检查电路得逻辑功能和用于计算机仿真模拟4施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声，是因为它具有滞后特性5既能传送模拟信号，又能传送数字信号的门电路是 CMOS传输门三、简答题（每小题5分，共10分）1请写出RS、JK、D、T触发器的状态转移方程，并解释为什么有的触发器

3、有约束方程。2请回答两个状态等价的条件是什么？四、分析题（25分）1.分析如图由3线-8线译码器74LS138构成的电路，写出输出Si和Ci的逻辑函数表达式，说明其逻辑功能。（6分）2.问图示电路的计数长度N是多少？能自启动吗？画出状态转换图。（7分）3.分析如图电路，列出状态转换图，说明它的功能。其中74195为集成移位寄存器器，为移位和同步置数控制端，为异步清零端，J和为工作方式控制端，控制功能表如下。（12分）JK功能00置0-左移01保持-左移10取反-左移11置1-左移五、设计题（30分）1 8选1数据选择器CC4512的逻辑功能如表所示，电路符号如图所示。用CC4512和最少的门电

4、路产生如下逻辑函数，要求变量ABC分别对应于A2A1A0输入管脚，画出降维图和电路连接图。（15分）CC4512功能表DISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D70101高阻2用上升沿JK触发器设计一个按自然态序进行计数的可控模值同步加法计数器，当M=0时为7进制，当M=1时为5进制。（15分）要求：（1）分析设计要求，建立原始状态图和状态表； （2）求出最简激励函数； （3）系统要求有自启动功能； （4）画出设计电路。1答：RS_FF: JK_FF: D_FF: T_FF: 其中RS触发器有约束方程

5、，因为RS触发器有不允许的输入条件。2答：在相同的输入条件下具有相同的输出，并且具有相同的次态。 四、分析题（25分）1（6分）解：由图可得：AiBiCi-1SiCi0000000110010100110110010101011100111111 电路功能是全加器。2（7分）解：电路状态方程为状态图如下： 可见N=5, 能自启动，3（12分）解：（1）根据电路得状态转移表如下：（8分）001010101010111010101010100010011001100110011001110110011011101110111011101110111011100010（2）由状态转移表可知该电路的功

6、能是10进制计数器（4分） 五、设计题（30分）1（15分）解： （3分）卡诺图及降维卡诺图为：（6分） 电路连接图为：（6分）2（15分）解：（1）原始状态图及状态转换表如下：（3分）X0000001000101000100110111100010010101011100110000011110000011001010101001111111001100000110100011100001111（2）卡诺图如下：（3分）（3）状态方程：（2分） 驱动方程：（2分）（4）校验自启动：（2分） 可见，能自启动。（5）画出电路如下图：（3分）复习题21.将十进制数（18）10转换成八进制数是 22

7、 2. 三变量函数的最小项表示中不含下列哪项 m2 3.一片64k8存储容量的只读存储器（ROM），有16条地址线和8条数据线4.下列关于TTL与非门的输出电阻描述中，正确的是门开态时输出电阻比关态时大 5.以下各种ADC中，转换速度最慢的是 双积分型 6. 关于PAL器件与或阵列说法正确的是 只有与阵列可编程 7. 当三态门输出高阻状态时，输出电阻为 无穷大 8.通常DAC中的输出端运算放大器作用是 求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是 21610.一个64选1的数据选择器有（ 6 ）个选择控制信号输入端。 二、填空题1已知一个四变量的逻辑函数的标准最小项表示为，那

8、么用最小项标准表示 ，以及 ，使用最大项标准表示 ，以及 。2具有典型实用意义的可编程逻辑器件包括 ， ， ， 。3为了构成4K16bit的RAM，需要 块1K8bit的RAM，地址线的高 位作为地址译码的输入，地址译码使用的是 译码器。4在AD的量化中，最小量化单位为，如果使用四舍五入法，最大量化误差为 ，如果使用舍去小数法，最大量化误差为 。5如果用J-K触发器来实现T触发器功能，则T,J,K三者关系为 ；如果要用J-K触发器来实现D触发器功能，则D,J,K三者关系为 。三、 简答题（每小题5分，共10分）1用基本公式和定理证明下列等式： 2给出J-K触发器的特征方程，状态转移真值表，状态

9、转移图。四、 分析题（25分）18选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图4.1所示电路输出端F的最简与或形式的表达式。（9分） A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 INH DIS Y CC4512 C B A 1 0 F 图4.1 D 表4.1 CC4512功能表ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D70001高阻2. 如图4.2电路由CMOS传输门构成。试写出输出端的逻辑表达式。（8分）3 试分析图4.3所示时序电路。（8分）(1) 该电路是同步

10、的还是异步的？(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。五、设计题（30分）设计一个PLA形式的全减器。设A为被减数，B为减数，C为低位借位，差为D，向高位的借位为CO。完成对PLA逻辑阵列图的编程。（10分）1 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500 Hz，占空比等于60，积分电容等于1000 pF。（10分） （1）画出电路连接图；（2）画出工作波形图； （3）计算R1、R2的取值。2 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。要求计数器必须包括状态0000和1111，并且利用CO端作13进制计数器的进位输出。7416

11、1的功能表如下，可以附加必要的门电路（10分）74161功能表输入输出RDLDETEPCPD0D1D2D3Q0Q1Q2Q30000010d0d1d2d3d0d1d2d31111计数110保持,CO=01110保持图5.2五、 简答题 1证：右= 左=右， 证毕！2特征方程：（1分）JK0001010111 状态转移真值表：（2分） 状态转移图：（2分）四、分析题（25分）1（9分）解：根据数据选择器的工作原理，由图可得：2（8分）解：F1=A（4分） F2=AB（4分）3（8分）解：（1）是异步的。（2）由图可得电路得状态方程为： 由状态方程可得状态转移表如下：CP00001001201030

12、114100510161107111 由状态转移表可画出状态转移图： 功能：8进制计数器。五、设计题（30分）1（10分）解：由题意可得真值表为：（3分）ABCDCO0000000111010110110110010101001100011111卡诺图为：（3分） 编程图为：（4分）2（10分解：1）电路连接图如下：（4分）（2）电路工作波形图如下：（3分）（3）tw1=0.7(R1+R2)C（3分） tw2=0.7R2C由题意： 解得： R2=2R1 R1=571.4K, 则R2=1142.9 K3（10分）解：设计电路如下图： 复习题31. 将十进制数（3.5）10转换成二进制数是 11.

13、102. 函数的结果是 3. 一片2k16存储容量的只读存储器（ROM），有 个字节 40964. 下列关于TTL与非门的输出电阻描述中，正确的是门关态时输出电阻比开态时大5. 在ADC工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是 badc6. 第一种具有实用意义的可编程器件是 PAL 7. 可以直接现与的器件是 OC门 8. 一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为 1：4 9. 一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为 5 10. 芯片74LS04中，LS表示 低功耗肖特基二、填空题

14、1. 如图1所示电路，有。当输入电压时，输出电压为 ，当输入电压时，输出电压为 。 图12、对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为 个周期。34位DAC中，基准电压=10V，D3D2D1D0=1010时对应的输出电压为 。4D触发器的状态方程为 ；如果用D触发器来实现T触发器功能，则T、D间的关系为 ；如果要用D触发器来实现J-K触发器功能，则D,J,K三者关系为 。5为了构成8K32bit的RAM，需要 块2K8bit的RAM，地址线的高 位作为地址译码的输入。6. PAL由 阵列， 阵列和 单元构成，其中， 阵列是可编程的。7. 要构成1

15、7进制计数器最少需要 个触发器。8由555定时器构成的单稳触发器，输出脉宽TW 。三、分析题（共30分）1. 已知七段数码管为共阴数码管，译码器为图2所示，输入是09的四位8421BCD码（），为了使数码管显示出相应输入，则给出译码器7段输出（）真值表，如果使用四位地址线的PROM实现该功能，画出阵列图。A0A1A2A3abcdefg译码器 图 22. 通过时序图分析如图3电路的功能，已知输入是周期方波。（7分）3. 分析图4所示时序电路。（8分）(1) 该电路是同步的还是异步的？(2) 列出驱动方程，状态方程，输出方程 ，状态转移表和画出状态转移图。 图44. 给出如图5所示电容正反馈多谐振

16、荡器在充电和放电阶段的等效电路图。（8分） 图 5四、设计题（每题10分，共20分）1. 利用一片二-十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路），可以附加必要的门电路（A为被减数，B为减数，CI为借位输入，F为差，CO为借位输出）2设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号X1和X2一致时，输出才为1，其余情况输出为0。分析题（共30分）1、解： 列出真值表：数字abcdefg01111110111000002110110131111001401100115101101160011111711100008111111191110011阵列图2

17、、解： 电路功能是对时钟四分频，其时序图为3、解：电路是异步电路（1） 驱动方程状态方程输出方程状态转移表Z有效态00000100011100110100010010101010001偏离态010000001110001110001状态转移图4、解： 放电回路等效 充电回路等效四 设计题解：先列功能表A B CIF CO0 0 00 0 10 1 0 0 1 1 1 0 01 0 11 1 01 1 10 01 11 10 11 00 00 01 1 写出F和CO的最小项表达式画电路图：1、 解：由于只有两个状态，所以只需要一位触发器，设S0为Q=0，S1为Q=1，列出状态转移图： 画出状态转移表： 0 0 00 0 10 1 00 1 11 0 01 0 1 1 1 01 1 11 01 10 00 00 00 01 01 1 画出卡诺图 写出状态方程和输出方程： 画出电路图： 专心-专注-专业