LEdit的集成电路版图设计方案 .docx

《LEdit的集成电路版图设计方案 .docx》由会员分享，可在线阅读，更多相关《LEdit的集成电路版图设计方案 .docx（24页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、精品名师归纳总结毕 业 设 计 （ 论文）- 基于 L Edit 的集成电路版图设计专业班次姓名指导老师信息学院二 00 九年六月摘要集成电路版图是电路系统与集成电路工艺之间的中间环节，集成电路版图设计是指把一张经过设计电子电路图用于集成电路制造的光刻掩膜图形，再经过工艺加工制造出能够实际应用的集成电路。画电路元器件的版图需要娴熟使用版图设计软件，熟识电路学问和版图设计规章，把握 MOS 管，电阻，电容等基本元器件的内部结构及版图画法，通过对门电路和主从 JK 触发器电路的版图设计，熟识电路元器件的版图布局，元器件版图间的连线等设计方法，在版图设计规章无误的前提下做到电路的版图结构紧密，金属连

2、线达到最优化的目的。本文的主要任务是把握MOS 管，电阻，电容等基本元器件的内部结构及版图画法，通过主从JK 触发器电路的版图设计，把握版图布局及元器件版图间的连线等设计方法。关键词 LEdit 软件 版图设计AbstractThe layout of integrated circuit is the intermediate link between the circuit systematic technology of integrated circuit, the territory design of integrated circuit denotes to seek one v

3、ia design electronic circuit, is used in the photoetching of the production of integrated circuit to covermembrane graph, happen again via technology processing production can theintegrated circuit of actual application.The layout needs of drawing circuit components are skilled to use可编辑资料 - - - 欢迎下

4、载精品名师归纳总结layout design software, familiar circuit knowledge and layout design rule, grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the circuit of the house opposite and the JK trigger

5、circuitof principal and subordinate, it is close that the even line etc. design method between components layout and the layout of familiar circuit components accomplish the layout structure of circuit under the layoutdesign regular prerequisite without mistake, metal links the purpose with the line

6、 reaching optimization. The major task of this paper is to grasp MOS pipe, the internal structural and layout technique of painting ofthe basic components such as resistance and capacity is designed through the layout of the JK trigger circuit of principal and subordinate, graspthe even line etc. de

7、sign method between territory layout and components layout.Key Words： LEdit softwarelayout目录第一章 绪论4其次章 版图设计基础62.1 集成电路版图设计软件概述62.2Tanner 软件的 L-Edit 介绍.62.3 L-Edit 具体使用72.4 基本对象编辑92.5 基本设计编辑102.6 颜色及调色板的设置102.7 设计规章检查112.8 小结 .11第三章 版图设计基础 .123.1 版图设计规章 .123.2基本器件的版图设计 .173.3小结.27第四章主从 JK 触发器的版图设计 .2

8、94.1主从 JK 触发器 .294.2主从 JK 触发器组成分析 . .304.3主从 JK 触发器的版图设计 .374.4小结41参考文献43致谢44第一章 绪论集成电路版图设计是特殊重要的一个设计工作。任何集成电路芯片的功能要实现都需要外围电路板的支持。电路板将各种器件和模块集成到一起来接受输入和输出，以完成综合处理功能。可编辑资料 - - - 欢迎下载精品名师归纳总结规律设计版图设计工艺设计与制造封装测试集成电路设计工作中涉及到诸多的关键技术包括：线路和规律设计、版图 设计、工艺设计与实现，现在又加上微型封装和系统测试。其中，版图设计是 集成电路设计成败的关键。有人称Layout 设计

9、是一种布图艺术，再好的仿真也要由版图来实现。图 2-1 集成电路设计基本流程对于一个典型的集成电路IC 设计的开发流程，可以分为：代码输入，用vhdl 或者是 verilog 语言来完成器件的功能描述，生成hdl 代码。使用的语言输入 工 具 可 以 是 VISUALHDL、 RENIOR等 ， 图 形 输 入 就 有 Composer（ Cadence）、 ViewLogic （VIEWDRAW ）。然后进行电路仿真，将VHD 代码进行规律仿真，验证设计的功能描述是否正确。对于数字电路的仿真工具也有许多，比如： Verolog 的 Candence VeroligXL 、SYNOPSYS V

10、CS。VHDL的CADENCENC-vhdl 、SYNOPSYS VSS，而对于模拟电路的仿真工具就可以选用 AVANTIHSpice pspice 等。对于 Synthesis Tools 做为规律综合工具可以将设计思想 vhd 代码转化成对应确定工艺手段的门级电路。将初级仿真中所没有考虑的门沿（ gates delay）反标到生成的门级网表中 ,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表一般称为物理网表。集成电路的布图设计是指一种表达了集成电路中各种电子元件的配置方式的图形。虽然世界各国的立法均通过爱惜布图设计来爱惜集成电路，但关于布图设计的名称却各不相同。美国在它的半导体芯片爱惜

11、法中称之为“掩模作品”maskworks，在日本的半导体集成电路布局法中称之为“线路布局 ”cir cuitlayout 。 而 欧 盟 及 其 成 员 国 在 其 立 法 中 称 布 图 设 计 为 “形 貌 结构”tohography。集成电路的设计过程通常分为两个部分：版图设计和工艺。所谓版图设计是将电子线路中的各个元器件及其相互连线转化为一层或多层的平面图形，将这些多层图形按确定的次序逐次排列构成三维图形结构。这种图形结构即为布图设计。制造集成电路就是把这种图形结构通过特定的工艺方 法， “固化”在硅片之中，使之实现确定的电子功能。所以，集成电路是依据要实现的功能而设计的。不同的功能对

12、应不同的布图设计。集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、规律分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。通过 EDA 设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的 GDSII 数据。他们是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、规律分析、版图物理验证、联系代工厂、版图自可编辑资料 - - - 欢迎下载精品名师归纳总结动布局布线、建立后端设计流程等工作。为此，必需懂得集成电路设计与制造的流程、原理及相关学问，更重要的是，需要把握芯片的物理结构分析、版图编辑、规律分析、版图物理验

13、证等专业技能。集成电路版图设计师就是高科技催生新职业的代表。集成电路版图设计职业相伴 IC 产业的进展而产生 ,由于国内起步较晚，工作内容中科技含量较高,对 从业人员的专业学问和技能要求较高，IC 版图设计人员是 IC 行业的紧缺技术人才之一。集成电路版图设计国家职业资格设“中级、高级、技师和高级技师 ”4 个等级，分别是版图设计员、助理版图设计师、版图设计师、高级版图设计师。由于集成电路版图在集成电路中扮演特殊重要的角色，所以凝结了设计思想和研发技术。集成电路版图具有无形性，版图设计中的器件配置和布局设计是抽象而无形的，而且这种设计的结果可以被现在的反向工程来得到集成电路的版图设计，从而明白

14、电路的功能、设计思路和方面等技术成果。所以将来爱惜版图设计者的脑力劳动成果和技术创新积极性，需要并且应当对集成电路的版图设计进行学问产权的爱惜。世界学问产权组织的关于集成电路的学问产权条约对版图设计的学问产权也进行了爱惜。其次章 版图设计软件我们在学习版图设计理论学问之后，对版图的学问有了一个大致的明白， 但是，版图设计所需的软件是必需的，这是我们画版图必需要用的，因此对版图软件的熟识特殊重要。这一章节对版图软件作一个简洁的介绍。2.1 集成电路版图设计软件概述集成电路版图设计软件有许多种，每个公司所用的电路版图设计软件也会不尽相同，画版图所用的软件比如有 virtuoso，Cadence，T

15、anner 等。我画版图所用的软件是 Tanner ，因此，我将重点介绍一下 Tanner 软件， Tanner 集成电 路设计软件是由 Tanner Research 公司开发的 基于Windows 平台的用于集成电路设计的工具软件。该软件功能特殊强大，易学易用，包括 S-Edit ， T-Spice ， W-Edit ， L-Edit与 LVS ，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有 很高知名度。L-Edit Pro是 Tanner EDA软件公司所出品的一个IC 设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功

16、能包括从IC 设计到输出，以及最终的加工服务，完全可以媲美百万美元级的IC 设计软件。 L-EditPro包含 IC设计 编 辑器 LayoutEditor 、 自动 布线系统StandardCellPlace& Route 、线上设计规章检查器（ DRC ）、组件特性提取器（ DeviceExtractor）、设计布局与电路netlist的比较器 LVS 、CMOS Library、Marco Library，这些模块组成了一个完整的IC 设计与验证解决方案。 L-EditPro丰富完善的功能为每个IC 设计者和生产商供应了快速、易用、精确的设计系统。可编辑资料 - - - 欢迎下载精品名师

17、归纳总结2.2 Tanner软件的 L-Edit介绍L-Edit 是一个图形编辑器，它答应生成和修改集成电路掩模版上的几何图形。鼠标接口答应用户执行一般图形操作。既可使用鼠标拜望下拉菜单也可以使用键盘来调用 L-Edit 命令。(1) 文件和单元使用文件、单元、连接器、掩模基元来描述布局设计，一个文件可以有任意多个单元组成，在典型设计中，这些单元可以有层次关系，也可以相互独立， 单元可以包括任意数量的掩模基元和连接件，以及两者的组合，掩模单元由矩形、图、直线、多边形和技术层端口组成。(2) 层次完全层次性的单元可以包含别的单元的连接件。一个连接件是一个单元的“拷贝”。假如编辑连接单元，这种转变

18、将反映到那个单元的全部连接件上。L-Edit 对层次不作限制。单元可以包含单元的连接件，被包含的单元又可以包含别的连接件。这样就形成了单元层次。在层次结构中可以有任意级。L-Edit 不能用于分别的层次结构，连接件和基元几何图形都可以存在于层次结构的任意级中的同一单元内。(3) 单元设计L-Edit 是一个低层次的，全定掩模编辑器，该编辑器不能执行层的自动转换。(4) 层规划L-Edit 是一个高层规划工具。用户可以选择要显示的连接件，它显示一个边框，中间显示单元名，也可以显示掩模几何图形。使用内部隐匿时，可以操作用户设计的大型芯片级块，以获得所需要的层规划。用户可使用用于操作基元的几何图形的

19、命令。(5) 文件格式L-Edit 能输出两种掩模布局交换格式（CIF,GDS）以及 Tanner Research公司的二进制数据库的格式TDB （Tanner Data Base）， L-Edit 能够读取 CIF（ Caltech Intermediate Form）和 TDB 文件。2.3 L-Edit 具体使用讲解下面的全部操作都是建立在WINDOWS 下的 Version 7.12 基础之上在安装好 Tanner 软件后，会显现如下几个版图设计软件的应用快捷图标如图2-1 ：图 2-1 快捷图标键我们需要绘制所需的电路原理版图，需要单击需要单击第五个图标L- Editv11.1 ，

20、然后会显现如下图所示的版图设计界面：2.3.1 L-Edit 屏幕（如图 2-2 所示）分三个主要部分 :方式杠，菜单杠，工作区可编辑资料 - - - 欢迎下载精品名师归纳总结2.3.2 方式杠图 2-2L-Editv11.1窗口编辑区可编辑资料 - - - 欢迎下载精品名师归纳总结是屏幕左方的垂直空间，它显示了当前L-Edit 操作的信息。显示的信息包括文件和单元名，层色和颜色选择，画绘图工具和鼠标功能。鼠标键功能的区域在状态或选择有变化的情形下会自动更新，以反映鼠标的当前功能。2.3.3 菜单杠是屏幕顶部的水平空间，在菜单杠中可以看到下拉式菜单标题的名字File,可编辑资料 - - - 欢

21、迎下载精品名师归纳总结Edit, View, Draw, Cell, Setup, Tools, Windows, Help （如图 2-3），每个菜单都为L-Edit 功能列出了指令。鼠标答应用户显示一个菜单以及选择一个执行指令。图 2-3 L-Editv11.1窗口中菜单栏中部分功能标题项以下是对各种菜单及其功能的简要描述： File 菜单为读写设计文件和打印供应指令Edit 菜单供应了主要的编辑指令View 菜单为操作或修改工作窗口供应了指令Cell 菜单为开、关及各种操纵单元供应了指令Setup 菜单供应了一些指令，这些指令把握者不同的定制选择，如调色板， 层设置等Tools 菜单为主

22、要的有用程序，如设计规章检验器（DRC） ,布线器（ Place and Route）Windows 菜单为浏览窗口Help 菜单为帮忙文件2.3.4 工作区是屏幕上的其他部分，它定义了一个可以建立、观看和编辑目标的窗口。L-Edit 窗口可以移动到一个新的布局区里或能增大它的放大率以及包含一个更大的区域。可以依据所需细节的多少的情形来使用这些技术来观看整个布局 区。2.3.5 使用鼠标基本的 L-EDIT 是通过鼠标来完成的，指、点、拉这些基本的鼠标技术答应用户建立、移动以及选择目标，仍答应从L-EDIT 下拉菜单中选择指令。2.4 基本对象编辑2.4.1 L-Edit 支持对象L-Edit

23、 支持九种对象：框、直线、图、多边形、圆形、扇形、圆环形，端口和单元连接元件，全部对象可以用同样的方式来建立和编辑，移动和选择。L-Edit 不能对用户绘制的图形进行修改。L-Edit 是面对对象的设计工具， 而不是位图编辑器。2.4.2 选择技术层单击屏幕左边用于技术层选择的彩色正方形中的左鼠标键。彩色正方形将凹陷以确定当前层，用户生成的全部目标将在这一层中绘出。2.4.3 隐匿和显示层当指向层区中的某一技术层时，击中鼠标右键时，会弹出有关改层及全部层的隐匿、显示等各种选择。2.4.4 特殊层L-Edit 包括许多为自身使用的专用层，这些层与L-Edit 环境中的多种结构相对应，栅格、起点、

24、拖动框、单元轮廓和错误的显现是可以把握的，就像把握几何图形层那样。2.5 基本设计编辑可编辑资料 - - - 欢迎下载精品名师归纳总结介绍用于建立和编辑作为整个 IC 布局的基本模块的设计单元的基本函数2.5.1 单元的构成单元主要由两大部分组成，单元基元（primitives ）是描述单元功能的实际单元内容和目标。单元连接器（instances）将单元与其他单元连接起来。一个连接器包含了两个单元连接时的位置和方向信息。在有效设计中，单元、它们的基元和连接器结合在一起，构成了一个倒置的数状层次结构。2.5.2 单元的使用、打开、及拷贝可以在 Cell 下拉菜单栏中进行使用单元，打开已存单元，编

25、辑新的单元和拷贝单元等的有关操作。2.5.3 连接元件单元连接件（ instances）用于将单元放到布局中特定的位置和方向构造单元布局。这样假如一个单元在设计中多次用到，转变那个单元可以一次完成， 这种转变将反映到那个单元的全部连接元件上。2.5.4 显示单元和连接单元在 L-Edit 中可以用 View 菜单下的 Show/Hide inside 命令来显示两个连接起来的单元的关系。2.5.5 追加单元 AppendAppend 命令可用于把一个单元拷贝到另一个存在的单元上，追加命令可以拷贝单元的连接元件和基元，并把它们和目标单元连接起来。2.6 颜色及调色板的设置2.6.1 层配置L-E

26、dit 支持无限多的设计层，每层的物体图案都用唯独的一种颜色和点阵图案进行填充，且可以依据需要转变。在Setup菜单的 Layer 命令仍可以用来编辑当前设计文件的层结构，而且仍可以修改生成屏幕层的颜色、图案，如图 2-4图 2-4 层结构定义2.6.2 调色板配置L-Edit 的调色板包含 256 种不同的颜色，要修改颜色调色板，可从Setup菜单中选择 Palette命令。2.7 设计规章检查L-Edit 答应使用设计规章检查器（ DRC ）来检查一个单元中的元素中有那些与几何约束冲突。这些规章的精确性质取决与制造你所设计的芯片的厂商所 作的规定。例如一个设计规章可能是对某个层上两个分别物

27、体之间的最小距离的要求，可以据此要求设置参数，然后执行DRC 来检查设计是否与规章冲突。设计规章可以用 Setup菜单下的 DRC 命令设置，以图 2-5 为例，可编辑资料 - - - 欢迎下载精品名师归纳总结图 2-5 N_well最小宽度参数的设置和定义2.8 小结以上对 Tanner 软件的 L-Edit的界面作了简洁的描述，对L-Edit有了一个初步的熟识，这对后章节绘制版图做了基础性的铺垫。第三章 版图设计基础3.1 版图设计规章集成电路的制造必定受到工艺水平技术的限制，受到器件物理参数的制 约，为保证物理参数的制约，为保证器件正确工作和提高芯片的成品率，要 求设计者在版图设计时遵循

28、确定的设计规章，这些设计规章直接由流片厂家 供应。设计规章（ designrule ）是版图设计和工艺之间的接口。符合设计规章的版图设计是保证工艺实现的第一个基本要求。有分别以 m（ micron ）和以 （ lambda ）为单位的两种设计规章。以m 为单位的设计规章就是一种确定单位，以为单位的设计规章就是一种 相对单位。假如一种工艺的特点尺寸为s m，通常选取 值等于 s/2 m 。选用为单位的设计规章主要与MOS工艺的成比例缩小相关联。人们可以通 过对值的重新定义很便利的将一种为工艺设计的版图转变为适合另一种工艺的版图，大大节省了集成电路的开发时间和费用。集成电路版图上的基本图形仅限于正

29、多边形（ rectilinear polygons），即由水平和垂直线段构成的封闭图形，但有些工艺准许带45角的多边形。设计规章主要包括各层次的最小宽度、层与层之间的最小间距以及最小交叠等。3.1.1 最小宽度 （ minwidth ）最小宽度是指封闭几何图形的内边与外边的最小距离，如图3-1 和图 3-2可编辑资料 - - - 欢迎下载精品名师归纳总结所示。图 3-1最小宽度定义3m图 3-2 metal 1最小宽度为 3 m再利用 DRC （设计规章检查时）对版图进行几何规章检查时，对于宽度低于规章中指定的最小宽度的几何图形，该软件将给出错误的提示。表 3-1 列出了某 CMOS 工艺中各

30、版图层的线条最小宽度。表 3-1 某 CMOS工艺中各版图层的线条最小宽度层（ Layer ）最小宽度（ minWidth） 单位： 0.2 mN阱（ n well）12扩散层 （ p_plus_select/n_plus_select2多晶硅（ poly ）2有源区（ Active）3接触孔（ contact）2 2（固定尺寸）第一层金属（metal ）3接触孔（ vial）2 2（固定尺寸其次层金属（metal2 ）3其次层多晶硅（Electrode）3接触孔（ vial2第三层金属（）metal3 ）25 2 （固定尺寸）3.1.2 最小间距（ minsep ）最小间距指各几何图形外边界

31、之间的最小距离，如图3-3 所示。可编辑资料 - - - 欢迎下载精品名师归纳总结图 3-3 metal 1 与 metal 1 之间的最小间距为3 m图 3-4 是违反设计规章最小间距的图例：图 3-4违反最小间距规章通过 DRC检查，将会显现如图 3-5 所示的系统的错误提示。最小间距3 m间距为 1.5 m可编辑资料 - - - 欢迎下载精品名师归纳总结图 3-5metal 1 与 metal 1 之间的最小间距应不小于3Mircons图中给出了错误的的方： metal 1 与 metal 1 之间的最小间距只有 1.5Mircons表 3-2 列出了某一型号 0.35m cmos 工艺

32、版图各层图形之间的最小距离表 3-20.35 m cmos 工艺版图各层图形之间的最小距离最小宽度nwellactivepolyp_lpuls_select contact metal1 vial1（ minsep ）n_lpuls_select可编辑资料 - - - 欢迎下载精品名师归纳总结单位 0.2 m Nwell18Active63Poly13p_lpuls_selectn_lpuls_select32Contact metal1vial1222223333.1.3 最小交叠 minoverlap交叠有两种形式：(1) 一几何图形内边界到另一图形的内边界长度overlap，如图 2-6

33、所示：图 3-6 overlap(2) 一种几何图形外边到另一种几何图形的内边界长度extension， 如图 3-7 所示：YX图 3-7 extension对于图 3-6 的情形，我在画版图时几乎没有遇到那类的，但是对于图3-7 所示的最小交叠情形遇到的比较多，对于图3-7 的交叠情形可用图 3-8 和图 3-9 所示的情形来真实的感受一下：图 3-8 contact（接触孔）与metal1 （金属一层）违反版图最小交叠规章图 3-9 contact（接触孔）与poly （多晶硅）违反版图最小交叠规章表 3-3 列出了某型号 0.35 m CMOS工艺版图各层图形之间的最小交叠。表 3-3

34、某型号 0.35 m CMOS工艺版图各层图形之间的最小交叠Xn_well active polyp_lpuls_select contactmetal1 vial1Yn_lpuls_selectn_well6ActivePoly2p_lpuls_select2n_lpuls_selectContactmetal11.51.511vial11可编辑资料 - - - 欢迎下载精品名师归纳总结3.1.4 版图检查虽然版图在设计规章中始终依据特定的电路图开放，并遵循一整套的设计规章，但是当版图完成时仍可能存在一些由于人为各种因素的影响（比如眼睛疲乏）而显现一些错误，特殊是大规模集成电路特殊如此。其缘

35、由很简洁，大规模集成电路的版图是成千上万个元件和几何图形的有机组合体，在设计过程中有成千上万次的操作，忽视、添加和错误在所难免。于是版图的检查对于设计一个能正的确现预定功能的集成电路是特殊重要和必要的。版图检查的任务大小分为三个过程：设计规章检查（ DRC, 电路规章检查（ ERC），版图和电路图对比（ LVS）。对于设计规章检查（ DRC，每种集成电路工艺都有一套贯穿于整个制造过程的技术参数，这些参数通常由所用的设备准备的，或者通过试验测量得到的。它们可能是极致、区间值或最优值。另一方面，为了实现在芯片上的测试和封装，焊盘要有适当的大小和布局。依据这些参数，工艺厂家会制定出一套版图设计规章。

36、每一个版图都应当遵循确定的规章进行设计。在画版图的过程中要不时的进行设计规章检查。没有设计规章错误的版图是技术上能够实现芯片功能的前提。设计规章检查（ DRC，design rule check 的任务是检查发觉设计中的错误。运行 DRC，程序就依据相应规章检查文件运行，发觉错误时，会在错误的的方做出标记（ mark），并且做出说明，这样设计者就可以依据提示来进行修改。3.2 基本器件的版图设计3.2.1 图元从理论上讲，依据 3.1 节将讲的设计规章内容，就可以画版图了。但是，仅依据这些规章来设计版图，仍是难以入手的，由于电路所涉及的每一种元件都是由一套掩膜准备的几何形状和一系列物理、化学和

37、机械处理过程的有机组合。这些组合工艺线开发的结果，对版图设计着来讲，工艺能够制造的有源元件和无源元件的版图应当作为工艺图形单元库，简称为图元库， 是事先从工艺厂家得到的。必要时，必要时，设计者需要建立自己相应的图图 3-10不同种类的图元从 L Edit 窗口中可知有图 3-10 的图元，在画版图时，依据自己的需要调用不同的图元，通过相应的组合、排列位置以及符合设计流程就可以画出你所设想的电子基本元器件甚至各种电路。3.2.2 基本 MOS管的版图设计1. NMOS 基本的版图设计在 L-Edit 界面的版图编辑区，一般设定下图为版图设计的衬底，该衬底为 P 衬底，如图 3-11图 3-11以

38、 P 衬底为准的编辑区图 3-12 为一 NMOS的剖面图：元库。这里之所以称为图元（instace），而不是元件（ element ），缘由在于图元是一些不具备电路功能的图形结合。可编辑资料 - - - 欢迎下载精品名师归纳总结SGDpoly可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结SiO2图 3-12 NMOS剖面图activeN_select可编辑资料 - - - 欢迎下载精品名师归纳总结(a) 第一要在状态栏中单击setup ，找到 design ，并单击，打开后现出图 3-13 的窗口，在 technology中可设定编辑窗口中两

39、最小格点之间的距离，一般设定微M（ m）但也可依据设计者的要求确定其两小点之间最小距离。画一般教案试验性版图，可设定为 m 。图 3-13可设定两小格点之间的距离(b) 再在 p 衬底上画出适当的 n_slect， 如图 3-14 所示：图 3-14 P衬底上的n_slect区域(c) 在 n_slect内，再选择（ N）型有源区 active：图 3-15如图 3-15画出有源选择区并进行DRC检查同时用 DRC检查版图设计是否有错，假如没错会显现图3-15 其次幅图的画面。(d) 然后画出多晶硅（ poly ），依据栅长和栅宽的确定而确定栅极的大小，然后进行 DRC检查 。 图 3-16

40、所示：图 3-16红色图元为多晶硅（poly ）(e) 确定源极和漏极源极和漏极应当在有源区（active）内，同时确定栅极的接触点，而且有确定的规章，需要用图元active contact（有源区 接触孔）和图元poly contact（多晶硅接触孔），画出后进行DRC检查是否有误。 画出如图 3-17 图形如下：图 3-17各极孔的接触点(f) 用第一层金属（ metal1 ）与各极接触孔点连接，如图3-18 所示：图 3-18接触孔与金属线的连接最终进行 DRC检查，确定无误后，可确定一个最基本的NMOS器件版图初步完成。2. PMOS 基本的版图设计一个最基本的 PMOS版图和 NMO

41、S版图大致步骤差不多，但制备NMOS的衬底是 P 衬底，制备 PMOS的衬底是 N衬底这一原就。而版图编辑区的衬底的 P 衬底，因此画 PMOS版图时需要一个合适区域的n_well ，再画p_select，其 PMOS的剖面图如下图 3-19 所示：SGDPoly可编辑资料 - - - 欢迎下载精品名师归纳总结SiO 2P型 activeP_select N_well可编辑资料 - - - 欢迎下载精品名师归纳总结P衬底图 3-19 PMOS 内部结构剖面图下图是依据图 3-19 PMOS 的原理画出的版图：如图3-20P 衬底N_well P_select active PolyMetal1

42、图 3-20 PMOS版图并进行 DRC检查最终运行 DRC，检查是否有错误，没有错误就成功的绘制了一个最基本的 PMOS版图。值得一提的是，图 3-19 的 NMOS器件版图和图 3-20 的 PMOS器件版图是默认源极和衬底相连接的版图，但是，往往有许多电路MOS器件的源极与衬底不是连接在一起的，例如一个与非门电路，其NMOS串接，如图 3-21a所示：图 3-21a串联的 NMOS图 3-21 （ b显有衬底的 NMOS由图 3-21 （ b 可知， NMOS器件 M5的源极和衬底并没有连在一起。此时需要将连有衬底的 NMOS的版图表达出来，其画法为图3-22 所示：可编辑资料 - - - 欢迎下载精品名师归纳总结图 3-22带有衬底的 NMOS而连有衬底的 PMOS器件的版图基本画法如图3-23 所示：为了形成一个欧姆接 触 ， 需 先 进 行P_select ，注入 P+