layout注意事项 .docx

《layout注意事项 .docx》由会员分享，可在线阅读，更多相关《layout注意事项 .docx（11页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、精品名师归纳总结Layout 留意问题一： ESD 器件由于 ESD器件选择和摆放位置同详细的产品相关，下面是一些通用规章： 1让元器件尽量远离板边。2. 敏捷线Reset，PBINT走板内层不要太靠近板边。 RTC部分电路不要靠近板边。3. 可能的话， PCB四周保留一圈露铜的的线。4. ESD器件接的良好，直接通过 VIA连接到的平面。5. 受爱惜的信号线保证先通过 ESD器件，路径尽量短 。二：天线13MHz 泄漏，会导致其谐波所在的 Channel: Chan5, Chan70，Chan521、586、 651、716、781、846 等灵敏度明显下降。 13MHz 相关线需要充分屏蔽

2、。一般 FPC和 LCDM离天线较近， 简洁产生干扰， 对 FPC上的线需要实行滤波RC 滤波措施和屏蔽 FPC，并牢靠接的。靠近天线部分的板上线 不管什么类型 尽量要走到内层或实行确定的屏蔽措施，来降低其辐射。板内的其他信号可能耦合到走在表层的信号线上，产生辐射干扰。三 LCD留意 FPC连接器的信号定义： 音频信号线最好两边有的线爱惜。 音频信号线与电平变换频繁的信号线要有足够间距。FPC上的时钟信号及其他电平变换频繁的信号要有的线爱惜削减EMI 影响。 LCD的数据线格式是否和 BB芯片匹配？例如 i80 或 M68 在时序上要求不一样等问题。设计中对 LCM 上的 JPEG IC时钟信

3、号的频率， 幅值要中意需求。 假如时钟幅度不够可能导致 JPEG不工作或不正常。留意 Camera的输入时钟对 Preview 的影响， 通常较高的 Preview 刷新帧数要求时钟频率高。布局上，升压电路远离天线。音频器件和音频走线。给 Camera供电的 LDO靠近Camera 放置。主板上 Hall 器件的位置要恰当，不能对应上盖 LCD屏的位置，否就上盖的磁铁不能正对着 Hall 器件。四音频设计 PCB布局音频器件远离天线、 RF、数字部分，防止天线辐射对音频器件 音频功放等的干扰。假如靠的很近，应当考虑使用屏蔽罩。全部 audio 信号在进入芯片 SC6600B，音频功放等的的方应

4、当加滤波电路，防止天线辐射通过音频信号线进入到芯片。差分电路布局时应当做到对称。 应当考虑电路信号的走向， 并且要考虑到布线的顺畅。音频器件四周尽量不放置别的器件， 从布局上防止其他电路对 Audio 电路的影响。布局时应当考虑安装，防止整机安装以后，音频器件可能受到的反常干扰， 如 cable，LCD，机壳等。MIC 和耳机信号的滤波电容应尽量靠近相应的接口。为了减小噪声的引入，可编辑资料 - - - 欢迎下载精品名师归纳总结AVDDVB，AVDDVBO， AVDDAUX，AVDDBB，VBRER1的滤波电容离 PIN 要尽可能的近。基带芯片的 PIN AVDD36滤波电容 33UF要离 P

5、IN AVDD36尽可能的近。音频器件应当远离供应射频 PA的 VBAT电源路线，最好其和 PA分别处于板的两边，间隔比较大。布局时应当考虑躲开电流的主要回流路径。音频部分 PCB布线差分音频信号线接受差分的走线规章。 尽量作到平行， 等长同层走线。 留意音频信号线与其他信号的隔离通常用的隔离。保证全部 audio 信号经过滤波以后进入到芯片之前不能受到任何天线辐射的干扰。尽量防止其它信号 power,digital, analog,RF等对与音频信号的干扰。禁止显现其它信号与音频信号平行走线， 防止交叉 。特殊需要留意那些在整机安装完成以后可能会受到 RF猛烈辐射的信号。滤波电路的输入输出级

6、在布线时留意相互隔离，不能有耦合，影响滤波成效。Vbias 信号受到干扰，会严肃引起上行噪音。在布线时应当防止其受到干扰。电源信号接受星型走线，到 PA的电源线应当是单独一根走线，并且短、粗。保证 PA到电源的之间的的回路阻抗足够小。 防止 PA工作时在 VBAT上产生的 217HZ跌落幅度过大。上行、下行音频电路和走线尽量与其它电路和走线隔离，特殊需要留意躲开数字和高频电路。模拟的尽量形成块状，能起到较好的干扰屏蔽和信号耦合成效。基带芯片音频部分电源AVDD36，AVDDVB，AVDDVBO，VBREF1的走线要尽量短、足够的宽。微过孔的种类电路板上不同性质的电路必需分隔， 但是又要在不产生

7、电磁干扰的最正确情况下连接，这就需要用到微过孔 microvia。通常微过孔直径为 0.05mm 至 0.20mm， 这些过孔一般分为三类，即盲孔 blind via、埋孔 bury via和通孔 through via。盲孔位于印刷线路板的顶层和底层外表， 具有确定深度， 用于表层线路和下面的内层线路的连接，孔的深度通常不超过确定的比率孔径。埋孔是指位于印刷线 路板内层的连接孔， 它不会延长到线路板的外表。 上述两类孔都位于线路板的内层，层压前利用通孔成型制程完成， 在过孔形成过程中可能仍会重叠做好几个内层。第三种称为通孔， 这种孔穿过整个线路板， 可用于实现内部互连或作为组件的黏着定位孔。

8、接受分区技巧在设计 RF电路板时，应尽可能把高功率 RF放大器 HPA和低噪音放大器 LNA 隔离开来。就是让高功率 RF发射电路远离低功率收电路。假如PCB板上有许多空间，那么可以很简洁的做到这一点。但通常零组件许多时，PCB空间就会变的可编辑资料 - - - 欢迎下载精品名师归纳总结很小，因此这是很难到达的。 可以把它们放在 PCB板的两面， 或者让它们交替工作，而不是同时工作。高功率电路有时仍可包括RF缓冲器 buffer 和压控振荡器VCO。设计分区可以分成实体分区physical partitioning 和电气分区 Electrical partitioning 。实体分区主要涉及

9、零组件布局、 方位和屏蔽等问题。 电气分区可以连续分成电源支配、 RF走线、敏捷电路和信号、接的等分区。实体分区零组件布局是实现一个优异 RF设计的关键，最有效的技术是第一固定位于RF路径上的零组件，并调整其方位，使RF 路径的长度减到最小。并使 RF输入远离 RF输出，并尽可能远离高功率电路和低功率电路。最有效的电路板堆栈方法是将主接的支配在表层下的其次层，并尽可能将RF线走在表层上。将 RF路径上的过孔尺寸减到最小不仅可以削减路径电感，而且仍可以削减主接的上的虚焊点， 并可削减 RF能量泄漏到层叠板内其它区域的时机。在实体空间上，像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开

10、来，但是双工器、混频器和中频放大器总是有多个RF/IF信号相互干扰，因此必需当心的将这一影响减到最小。 RF与 IF 走线应尽可能走十字交叉，并尽可能在它们之间隔一块接的面积。正确的RF路径对整块 PCB板的性能而言特殊重要，这也就是为什么零组件布局通常在行动PCB 板设计中占大部份时间的缘由。在行动PCB板上，通常可以将低噪音放大器电路放在PCB板的某一面， 而高功率放大器放在另一面，并最终藉由双工器在同一面上将它们连接到RF天线的一端和基频处理器的另一端。 这需要一些技巧来确保RF能量不会藉由过孔， 从板的一面传递到另一面， 常用的技术是在两面都使用盲孔。 可以藉由将盲孔支配在 PCB板两

11、面都不受 RF干扰的区域，来将过孔的不利影响减到最小。金属屏蔽罩有时，不太可能在多个电路区块之间保留足够的区隔，在这种情形下就必需考虑接受金属屏蔽罩将射频能量屏蔽在RF区域内，但金属屏蔽罩也有副作用， 例如：制造成本和装配成本都很高。外形不规章的金属屏蔽罩在制造时很难保证高精密度，长方形或正方形金属屏蔽罩又使零组件布局受到一些限制。 金属屏蔽罩不利于零组件更换和故障移位。由于金属屏蔽罩必需焊在接的面上， 而且必需与零组件保持一个适当的距离， 因此需要占用珍贵的 PCB板空间。尽可能保证金属屏蔽罩的完整特殊重要， 所以进入金属屏蔽罩的数字信号线应当尽可能走内层，而且最好将信号线路层的下一层设为接

12、的层。RF 信号线可以从金属屏蔽罩底部的小缺口和接的缺口处的布线层走线出去，不过缺口处四周要尽可能被宽敞的接的面积包围， 不同信号层上的接的可藉由多个过孔连在一起。尽管有以上的缺点， 但是金属屏蔽罩仍然特殊有效， 而且经常是隔离关键电路的唯独解决方案。电源去耦电路此外，恰当而有效的芯片电源去耦 decouple电路也特殊重要。许多整合了可编辑资料 - - - 欢迎下载精品名师归纳总结线性线路的 RF芯片对电源的噪音特殊敏捷，通常每个芯片都需要接受高达四个电容和一个隔离电感来滤除全部的电源噪音。 图一图一芯片电源去耦电路最小电容值通常取决于电容本身的谐振频率和接脚电感， C4 的值就是据此选择的

13、。 C3 和 C2 的值由于其自身接脚电感的关系而相比照较大，从而RF 去耦成效要差一些，不过它们较适合于滤除较低频率的噪音信号。RF 去耦就是由电感 L1 完成的， 它使 RF信号无法从电源线耦合到芯片中。由于全部的走线都是一条潜在的既可接收也可发射 RF信号的天线，所以，将射频信号与关键线路、零组件隔离是必需的。这些去耦组件的实体位置通常也很关键。 这几个重要组件的布局原就是： C4 要尽可能靠近 IC 接脚并接的， C3必需最靠近 C4，C2 必需最靠近 C3，而且 IC接脚与 C4 的连接走线要尽可能短，这几个组件的接的端特殊是 C4通常应当藉由板面下第一个接的层与芯片的接的脚相连。将

14、组件与接的层相连的过孔应当尽可 能靠近 PCB板上的组件焊盘，最好是使用打在焊盘上的盲孔将连接线电感减到最小，电感 L1 应当靠近 C1。一个集成电路或放大器经常具有一个开集极open collector 输出，因此需要一个上拉电感 pullup inductor 来供应一个高阻抗 RF负载和一个低阻抗直流电源， 同样的原就也适用于对这一电感的电源端进行去耦。有些芯片需要多个电源才能工作，因此可能需要两到三套电容和电感来分别对它们进行去耦处理，假如该芯片四周没有足够的空间，那么去耦成效可能不佳。特殊需要特殊留意的是 :电感极少平行靠在一起，由于这将形成一个空芯变压器，并相互感应产生干扰信号，

15、因此它们之间的距离至少要相当于其中之一的高度，或者成直角排列以使其互感减到最小。电气分区电气分区原就上与实体分区相同，但仍包含一些其它因素。现代行动的某些部份接受不同工作电压，并借助软件对其进行把握，以延长电池工作寿命。这意味着行动 需要运行多种电源，而这产生更多的隔离问题。电源通常由连接线connector引入，并马上进行去耦处理以滤除任何来自电路板外部的噪音， 然后经过一组开关或稳压器，之后，进行电源支配。在行动里，大多数电路的直流电流都相当小，因此走线宽度通常不是问 题，不过，必需为高功率放大器的电源单独设计出一条尽可能宽的大电流线路， 以使发射时的压降voltage drop能减到最低

16、。为了防止太多电流损耗，需要利用多个过孔将电流从某一层传递到另一层。 此外，假如不能在高功率放大器的电源接脚端对它进行充分的去耦， 那么高功率噪音将会辐射到整块电路板上， 并带来各种各样的问题。 高功率放大器的接的相当重要， 并经常需要为其设计一个金属屏蔽罩。RF输出必需远离 RF输入在大多数情形下，必需做到 RF输出远离 RF输入。这原就也适用于放大器、可编辑资料 - - - 欢迎下载精品名师归纳总结缓冲器和滤波器。 在最坏的情形下， 假如放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端， 那么它们就有可能产生自激振荡。 它们可能会变得不稳固，并将噪音和互调相乘信号 intermod

17、ulation products 添加到 RF信号上。 假如射频信号线从滤波器的输入端绕回输出端， 这可能会严肃损害滤波器的带通特性。为了使输入和输出得到良好的隔离， 第一在滤波器四周必需是一块主接的面积，其次滤波器下层区域也必需是一块接的面积， 并且此接的面积必需与围绕滤波器的主接的连接起来。 把需要穿过滤波器的信号线尽可能远离滤波器接脚也是个好方法。 此外， 整块电路板上各个的方的接的都要特殊当心，否就可能会在不知不觉中引入一条不期望发生的耦合信道。图二详细说明白这一接的方法。有时可以选择走单端 single-ended或平稳的 RF信号线 balanced RF traces， 有关串音

18、crosstalk和 EMC/EMI的原就在这里同样适用。 平稳 RF信号线假如走线正确的话，可以削减噪音和串音， 但是它们的阻抗通常比较高。 而且为了得到一个阻抗匹配的信号源、 走线和负载， 需要保持一个合理的线宽， 这在实际布线时可能会有困难。图二滤波器四周被接的面绿色区域包围缓冲器缓冲器可以用来提高隔离成效， 由于它可把同一个信号分为两个部份，并用于驱动不同的电路。 特殊是本的振荡器可能需要缓冲器来驱动多个混频器。当混频器在 RF频率处到达共模隔离 common mode isolation状态时，它将无法正常工作。缓冲器可以很好的隔离不同频率处的阻抗变化， 从而电路之间不会相互干扰。缓

19、冲器对设计的帮忙很大， 它们可以紧跟在需要被驱动电路的后面， 从而使高功率输出走线特殊短， 由于缓冲器的输入信号电平比较低， 因此它们不易对板上的其它电路造成干扰。压控振荡器压控振荡器 VCO可将变化的电压转换为变化的频率，这一特性被用于高速频道切换， 但它们同样也将把握电压上的微量噪音转换为微小的频率变化，而这就给 RF信号增加了噪音。总之，在压控振荡器处理过以后，再也没有方法从RF 输出信号中将噪音去掉。困难在于VCO把握线 control line的期望频宽范畴可能从 DC到 2MHz，而藉由滤波器来去掉这么宽的频带噪音几乎是不行能的。其次， VCO把握线通常是一个把握频率的反馈回路的一

20、部份， 它在许多的方都有可能引入噪音，因此必需特殊当心处理VCO把握线。谐振电路谐振电路 tank circuit用于发射机和接收机，它与 VCO有关，但也有它自己的特点。简洁的说， 谐振电路是由一连串具有电感电容的二极管并连而成的谐振电路，它有助于设定 VCO工作频率和将语音或数据调变到RF载波上。全部 VCO 的设计原就同样适用于谐振电路。由于谐振电路含有数量相当多的零组件、占据面积大、通常运行在一个很高的RF频率下，因此谐振电路通常可编辑资料 - - - 欢迎下载精品名师归纳总结对噪音特殊敏捷。 信号通常排列在芯片的相邻接脚上， 但这些信号接脚又需要与较大的电感和电容协作才能工作， 这反

21、而需要将这些电感和电容的位置尽量靠近信号接脚， 并连回到一个对噪音很敏捷的把握环路上， 但是又要尽量防止噪音的干扰。要做到这点是不简洁的。自动增益把握放大器自动增益把握 AGC放大器同样是一个简洁出问题的的方，不管是发射仍是接收电路都会有 AGC放大器。 AGC放大器通常能有效的滤掉噪音，不过由于行动具备处理发射和接收信号强度快速变化的才能，因此要求 AGC电路有一个相当大的频宽，这就使AGC放大器很简洁引入噪音。设计 AGC 线路必需遵守模拟电路的设计原就，亦即使用很短的输入接脚和很短的反馈路径，而且这两处都必需远离RF、IF 或高速数字信号线路。同样，良好的接的也必不行少， 而且芯片的电源

22、必需得到良好的去耦。假如必需在输入或输出端设计一条长的走线， 那么最好是选择在输出端实现它， 由于， 通常输出端的阻抗要比输入端低得多， 而且也不简洁引入噪音。 通常信号电平越高， 就越简洁将噪音引入到其它电路中。接的要确保 RF走线下层的接的是实心的，而且全部的零组件都要牢固的连接到主接的上，并与其它可能带来噪音的走线隔离开来。此外，要确保VCO 的电源已得到充分去耦，由于 VCO的 RF输出往往是一个相当高的电平， VCO输出信号很简洁干扰其它电路，因此必需对VCO加以特殊留意。事实上， VCO往往放在RF区域的末端，有时它仍需要一个金属屏蔽罩。在全部 PCB设计中，尽可能将数字电路远离模

23、拟电路是一个大原就，它同样也适用于 RF PCB设计。公共模拟接的和用于屏蔽和隔开信号线的接的通常是同等重要的。同样应使 RF线路远离模拟线路和一些很关键的数字信号， 全部的 RF走线、焊盘和组件四周应尽可能是接的铜皮，并尽可能与主接的相连。微型过孔microvia构造板在 RF线路开发阶段很有用， 它毋须花费任何开销就可任凭使用许多过孔， 否就在一般 PCB板上钻孔将会增加开发成本， 这在大批量产时是不经济的。 将一个实心的整块接的面直接放在外表下第一层时，隔离成效最好。将接的面分成几块来隔离模拟、数字和RF线路时，其成效并不好，由于最终总是有一些高速信号线要穿过这些分开的接的面，这不是很好

24、的设计。4.1 Normal Design guide check在 PCB layout的过程中需要留意以下留意事项：4.1.1 DCXO Crystal PCB layoutDCXO 是特殊敏捷的器件，简洁受外界干扰，特殊是时钟信号干扰。从4210 的封装来看， Xtal1、Xtal2 距离 SPI总线的 SCLK特殊近，更需要关注。否就特殊简洁导致相位误差恶化、灵敏度不佳等。可编辑资料 - - - 欢迎下载精品名师归纳总结4.1.2 Matching NetworkLNA 的输入 layout 至关重要， layout 的优劣将直接影响灵敏度、 AM suppression以及 bloc

25、king 等性能。在 LNA和 sawfilter 中间的 matching network 的设计布局将直接准备最终的设计能否成功。1,高 Band 的性能更简洁受到干扰，所以 DCS/PCS band的 matching network 电路确定要对称 ;2,器件之间的布线确定要尽可能的短 ;3,差分走线的环路面积要尽可能的小 ;4,sawfilter 的接的确定要就近多打通孔，从而可以有效的提高sawfilter 的带外抑制指标;5,sawfilter 和 matching network 下面的的需要镂空，距的平面的距离中意大于400um 的最小要求 ;6,sawfilter 的输入需

26、要留意 50 欧姆阻抗匹配， 需要综合板材、 层厚、距离的宽度等因素设计 50 欧姆的走线。4.1.3 RF OutputRF输出到 PA输入部分需要综合板材、层厚、距离的的宽度等因素设计50 欧姆走线。1,RF输出本身仍有 DC成分，一般要在 PA输入前加隔直电容 ;2,为了匹配 PA的输入，仍需要加上 PI衰减网络 ;3,RFOUT和 PA 之间的走线要直，距离要短，走线需要躲开时钟、基带接口等， 以防止相互干扰 ;4,留意多打通孔以防止 RFOUT和四周空间的耦合。4.1.4 Power Supply为保证电源干净， 电源的输入 pin 均需要就近接去耦电容。电源线不要过细,依据 1A/

27、mm 的走线规章设计。 VPA走线 50mil，Vrf 走线 10mil。4.1.5 BB I/QBBIQ信号的质量将会影响到 Modulation Spectrum 等 RF性能，因此在 layout 的过程中需要留意差分走线， 防止同 CLK、RFOUT等信号平行走线， 防止共模干扰。4.2 EMI 走线留意点SC6600M供应 2 个时钟，给 SDRam的时钟软件设置为 72MHz，给 sensor 的可编辑资料 - - - 欢迎下载精品名师归纳总结时钟软件设置为 72MHz，它们都是由 PLL分频得到， PLL的频率为 144MHz， 在 PCB布线时， 要特殊留意这些 CLK的走线，

28、 尽量抑制这些线对外部的辐射， 走走线时遵循以下几个原就 。1,给 sensor 的 clk 上下两层要有的平面使之与接收通路的走线相隔离，该线不能正走在接收通路走线的正下方，该线防止使用2-7 的孔。2, clkmcu 的走线要上下左右有的使之与其他走线相隔离，该线防止打 2-7 孔，该线不能走在键盘 pad 下。3,在 SC6600M的 clkmcu pin 的四周的走线要同样作好隔离， 这些线尽量防止走到top 或 bottom 层。4,进入 EMI Filter 的线最好不要暴露在 top 或 bottom 层。PCB Layout与布局体会总结1.sirf reference 典型的

29、四，六层板，标准FR4材质2.全部的元件尽可能的表贴3. 连接器的放置时，应尽量防止将噪音引入RF 电路，尽量使用小的连接器，适当的接的4. 全部的 RF器件应放置紧密，使连线最短和交叉最小关键5. 全部的 pin 有应严格依据 reference schematic.全部 IC电源脚应当有 0.01uf 的退藕电容，尽可能的离管脚近，而且必需要经过孔到的和电源层6. 预留屏蔽罩空间给 RF 电路和基带部分，屏蔽罩应当连续的在板子上连接， 而且应每隔 100mil最小过孔到的层7. RF部分电路与数字部分应在板子上分开8. RF的的应直接的接到的层，用特的的过孔和和最短的线9. TCXO晶振和

30、晶振相关电路应与高 slew-rate 数字信号严格的隔离10. 开发板要加适当的测试点可编辑资料 - - - 欢迎下载精品名师归纳总结11. 使用相同的器件，针对开发过程中的版本12. 使 RTC部分同数字， RF电路部分隔离， RTC电路要尽可能放在的层之上走线在数字和模拟并存的系统中， 有 2 种处理方法，一个是数字的和模拟的分开，比方在的层，数字的是独立的一块，模拟的独立一块，单点用铜皮或FB磁珠连接，而电源不分开。另一种是模拟电源和数字电源分开用FB连接，而的是统一的的。这两种方法成效是否一样？应当说从原理上讲是一样的。由于电源和的 对高频信号是等效的。区分模拟和数字部分的目的是为了

31、抗干扰，主要是数字 电路对模拟电路的干扰。 但是，分割可能造成信号回流路径不完整， 影响数字信号的信号质量，影响系统 EMC 质量。因此，无论分割哪个平面，要看这样作， 信号回流路径是否被增大，回流信号对正常工作信号干扰有多大。现在也有一些混合设计，不分电源和的， 在布局时，依据数字部分、模拟部分分开布局布线， 防止显现跨区信号。eda365+ , h3 |; F% L 2 p1 o何谓差分布线？ 差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据， 依靠两根信号电平差进行判决。 为了保证两根信号完全一样， 在布线时要保持并行，线宽、线间距保持不变。高速数字芯片在其规律门跳

32、变时， 瞬时的电流变化量很大， 上升沿或下降沿时间越小，变化量就越大，这个变化会引起对应的电源的波动，从而产生了噪声。大家好，信任许多人接触过或者明白过硬件工程师这个职位， 也想成为硬件工程师。特殊是对那些 layout 工程师， 硬件测试工程师而言， 他们更想转型为硬件工程师。但是由于缺乏相关有体会的人士指点，因此无从下手。在这里，我以 9 年的硬件设计体会告知大家， 成为硬件工程师之前要具备什么精神或者条件？硬件工程师应当具备哪些才能？硬件设计流程都有哪些？硬件设计需要留意什么？硬件工程师在工作中会遇到什么困难和如何解决困难？第一，成为硬件工程师之前要具备什么精神或者条件了？你必需有坚持不

33、懈的学习精神，依据这里提示的相关东西进行学问的补充。 你必需制定一个学习方案监控表，在较合理的时间内把全部学问学习好。你必需有百度精神，遇到不懂的概念，不懂的学问，要积极百度，许多时候许多芯片你之前是没有见过的，这个时候你就要查阅相关资料进行明白。你必需积极加入各种论坛， qq 群进行体会吸取。另外，假如有人指导一下你，那就比较好入行了。其次,硬件工程师应当具备哪些才能了？你必需具备电子技术基础学问比方模拟电路，数字电路，电路原理，高频电路等等学问，有了这些学问你才能分析设计原理图，才能知道每个元件的作用。这个就需要学习相关书籍或者相关视频教程了。你必需熟识常见元件，接口，电路模块等等，仍要知

34、道电路的使用条件，功率，可编辑资料 - - - 欢迎下载精品名师归纳总结工作电压，工作电流，工作频率等等。你必需会使用原理图设计软件。要会用软件设计原理图。画好原理图之后， 你要知道该从哪方面检查原理图是否有误。你必需具备原理图分析才能， 在实际工作中， 你能分析每一个电路模块的原理和所具备的功能，你要基本清楚每个IO,每个元件所起的作用。你必需具备原理图设计才能。 在工作中， 你能依据客户需求或者市场需求进行电路的设计， 实现需要的功能。 此设计才能当然也包括芯片选型等等才能。随着芯片集成度的提高， 这方面的要求相对变弱了。 但是， 基本的硬件设计才能仍是必需具备的，比方驱动电路的设计等等。

35、你必需具备常见仪器和工具的使用，比方示波器，万用表，烙铁等等。 你必需知道电路测试中需要测试什么内容。你必需具备解决问题， 调试问题的才能， 由于一个产品设计出来， 开头往往没那么完善，需要硬件工程师进行调试，把错误订正，把电路优化。你必需明白整个硬件设计流程，这需要你真实的去把整个硬件流程实践一遍。你必需知道哪里电流比较大， 哪些模块比较敏捷， 能告知 layout 工程师哪些网络的走线要粗， 哪里布局要特殊留意， 哪些网络要包的， 哪里敏捷信号要留意爱惜等等。你必需具备读懂芯片资料的才能，能够读懂时序图等等。你必需具备相关文档输出才能。假如公司没有 layou 工程师，就你仍必需具备 la

36、yout 才能。 要进入这个行业，你仍必需具备一些面试笔记体会来应对面试笔试。最好具备相关产品设计体会， 许多公司招你就是由于你做过那个产品， 有那方面的体会。第三，硬件设计流程都有哪些了？硬件设计流程包括：需求确定、芯片选型、原理图设计、原理图评审、PCB 设计、PCB评审、样品焊接、测试、调试、相关文档输出、 技术支持等等。 当然， 假如公司有特的的 layout 工程师，那么，你就不需要参与PCB设计流程，但是评审流程仍是要参与的。硬件工程师要知道这些流程，并按时按质去完成。第四，硬件设计需要留意什么了？电路设计中， 要遵守基本的硬件设计标准， 比方对于封装有要求的元件， 要设计时进行标

37、注等等。电路设计中， 要留意考虑兼容设计。 一个电路的好坏， 很大程度就准备你是否考虑周到， 是否预留兼容方案。 硬件设计流程是一个周期相对较长的流程， 假如你设计错了， 就要重复新的一个流程， 就会铺张不少时间和成本， 这些时间对企业来说就是金钱，所以你必需考虑周到，尽量进行一些兼容方面的设计。电路设计中， 你要留意信号的电平兼容， 假如考虑不周到， 会显现一些电路功能反常，芯片烧坏等等现象。电路设计中， 要尽量使用公司成熟的电路和元件， 由于他们经过了验证是牢靠的，能缩短设计时间和削减出错时机。电路设计中，要考虑信号完整性问题。电路设计中， 要考虑结构方面， 主要是元件封装的选型要考虑结构

38、上是否有可编辑资料 - - - 欢迎下载精品名师归纳总结干预。电路设计中，要考虑和软件工程师沟通。 有些资源的支配软件已经确定了的， 所以尽量不修改，免得软件要大改，另外有些 IO 属性的使用情形软件工程师比较清楚，和他们沟通后能削减错误。电路设计中，要留意做好调试记录，便利以后问题的追溯和体会的积存。 另外，电路设计中，仍要实际需要进行电源隔离，电源滤波，电磁兼容设计，防静电设计，防雷击，防反接，安规等等的考虑。第五，硬件工程师在工作中会遇到什么困难和如何解决了？硬件调试中，经常会遇到问题，比方死机，不稳固，功能不能实现等等。这些问题的解决要详细问题详细分析，也要靠体会的积存了，要充分利用万用表， 示波器进行调试。期望通过这些讲解， 能让大家有所收成。 虽然内容有点多， 不过有电子基础的话仍是简洁成为硬件工程师的。 许多人看了， 仍是不知道如何进行相关学问的学习，这个时候假如在没工作体会的情形能有时机进入相关职位，那就可以以低工资进入， 用时间进行相关学问的学习和体会的积存。 实在无时机进入相关职位又自学不理想的可以考虑寻求有体会的人士指导了。可编辑资料 - - - 欢迎下载